像素阵列基板制造技术

一种像素阵列基板，其包含基底、第一扫描线、第一子像素、第二扫描线、第二子像素以及共用电极。基底具有第一区及第二区。第一区的长度小于第二区的长度。第二区的相对两侧对应于基底的相对两侧。第一区的至少一侧不对应基底的相对两侧中的其中一侧。第一扫描线位于第一区上。第一子像素电性连接第一扫描线。第二扫描线位于第二区上。第二子像素电性连接第二扫描线。共用电极位于基底上。共用电极与第一扫描线的垂直距离为V11。共用电极与第二扫描线的垂直距离为V2，V2>V11。

【技术实现步骤摘要】
像素阵列基板
本专利技术涉及一种像素阵列基板，且特别涉及一种包含共用电极的像素阵列基板。
技术介绍
目前，为了提升产品的设计感，显示装置中的像素阵列基板往往会使用非矩形的异形(Freeform)基底。为了配合异形基底的形状，在这些异形基底上的显示区中，部分的扫描线的长度会不同于其他扫描线的长度，这导致了像素阵列基板中不同条扫描线上具有不相同的电容。显示装置容易因为不同条扫描线上具有不相同的电容而产生亮纹或闪烁，严重的影响了显示装置的显示品质。因此，目前亟需一种可以解决前述问题的方法。
技术实现思路
本专利技术的至少一实施例提供一种像素阵列基板，其能改善不同条扫描线上的电容分布不均的问题。本专利技术的至少一实施例提供一种像素阵列基板，其包含基底、第一扫描线、第一子像素、第二扫描线、第二子像素以及共用电极。基底具有第一区及第二区。第一区的长度小于第二区的长度。第二区的相对两侧对应于基底的相对两侧。第一区的至少一侧不对应基底的相对两侧中的其中一侧。第一扫描线位于第一区上。第一子像素电性连接第一扫描线。第二扫描线位于第二区上。第二子像素电性连接第二扫描线。共用电极位于基底上。共用电极与第一扫描线本文档来自技高网...

【技术保护点】
1.一种像素阵列基板，包含：一基底，具有一第一区及一第二区，其中该第一区的长度小于该第二区的长度，该第二区的相对两侧对应于该基底的相对两侧，该第一区的至少一侧不对应该基底的该相对两侧中的其中一侧；一第一扫描线，位于该第一区上；一第一子像素，电性连接该第一扫描线；一第二扫描线，位于该第二区上；一第二子像素，电性连接该第二扫描线；以及一共用电极，位于该基底上，其中该共用电极与该第一扫描线的一垂直距离为V11，该共用电极与该第二扫描线的一垂直距离为V2，V2>V11。

【技术特征摘要】
2018.07.05 TW 1071233761.一种像素阵列基板，包含：一基底，具有一第一区及一第二区，其中该第一区的长度小于该第二区的长度，该第二区的相对两侧对应于该基底的相对两侧，该第一区的至少一侧不对应该基底的该相对两侧中的其中一侧；一第一扫描线，位于该第一区上；一第一子像素，电性连接该第一扫描线；一第二扫描线，位于该第二区上；一第二子像素，电性连接该第二扫描线；以及一共用电极，位于该基底上，其中该共用电极与该第一扫描线的一垂直距离为V11，该共用电极与该第二扫描线的一垂直距离为V2，V2>V11。2.如权利要求1所述的像素阵列基板，还包括：一绝缘层，位于该第一扫描线以及该第二扫描线上，且厚度为0.6微米至0.9微米；以及一保护层，位于该绝缘层上，且厚度为1.8微米至2.2微米。3.如权利要求2所述的像素阵列基板，其中该保护层具有一开孔，该开孔重叠于该第一扫描线，其中部分该共用电极填入该开孔，且该共用电极与该第一扫描线的该垂直距离对应该开孔。4.如权利要求3所述的像素阵列基板，其中该绝缘层具有一开口，该开口不贯穿该绝缘层，且该开口重叠于该开孔，其中部分该共用电极填入该开口。5.如权利要求1所述的像素阵列基板，其中该基底还具有一第三区，该第三区与该第二区相连，且一缺口位于该第一区与该第三区之间。6.如权利要求5所述的像素阵列基板，其中该第一扫描线延伸于该第三区上，且位于该第三区上的该第一扫描线与该共用电极的一垂直距离为V13。7.如权利要求6所述的像素阵列基板，其中V11＝V13。8.如权利要求6所述的像素阵列基板，其中V11>V13。9.一种像素阵列基板，包含：一基底；一第一扫描线，位于该基底上；多个第一子像素，电性连接该第一扫描线；一第二扫描线，位于该基底上；多个第二...

【专利技术属性】
技术研发人员：朱昭宇，黄馨谆，纪绍玄，林玫珊，郭文瑞，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71