一种多比特无芯片标签制造技术

本发明专利技术提出了种多比特无芯片标签，涉及射频识别电子标签领域，具体包括一介质板、设置在介质板上的耦合微带线，以及分布在耦合微带线异侧的若干个微带谐振器，每个微带谐振器由两个C型谐振环相嵌组合而成，产生两个谐振点，将微带谐振器的内外环分别设置为谐振或短路状态实现两位编码，将若干个微带谐振器在微带线异侧进行组合排列实现若干位编码，所述耦合微带线特性阻抗为50Ω。本发明专利技术通过单元谐振器能够实现两比特位编码，提高了编码容量，减小了标签面积。

【技术实现步骤摘要】
一种多比特无芯片标签
本专利技术本专利技术涉及射频识别电子标签领域，具体涉及一种多比特无芯片标签。
技术介绍
射频识别技术(RFID)主要用于物流，商业，工业和医疗保健等各种应用领域，在物联网中发挥重要作用。相对于其他自动识别技术具有非接触工作、不易损坏、不需要人工干预、可实现高速运动物体和多目标识别等优点。RFID无芯片标签弥补了条形码在阅读距离和自动识别上的不足。基于时域反射的无芯片标签缺点是识别距离较远，对信号的时域分析有较高的依赖性；混合型无芯片标签的编码方式占用带宽窄，编码容量有限；基于频域反射的无芯片标签通畅具有更大的编码容量以及相对时域反射的无芯片标签其印刷面积更小。因此，采用频率编码方式是目前应用较多的一种。其中采用螺旋谐振器制作无芯片标签存在明显劣势：一个螺旋谐振单元对应一点谐振频率，如果要增加编码位数就要持续增加螺旋谐振单元的个数，这无疑在标签的小型化上增加了难度。
技术实现思路
本专利技术的目的在于提出一种多比特无芯片标签，解决螺旋谐振编码容量小的问题。为实现上述目的，本专利技术的技术方案为：一种多比特无芯片标签，包括一介质板、设置在介质板上的耦合微带线，以及分布在耦合微带线异侧的若干个微带谐振器，每个微带谐振器由两个C型谐振环相嵌组合而成，内C型谐振环倒扣于外C型谐振环中，张口正对外C型谐振环底部，外C型谐振环底部与耦合微带线平行，产生两个谐振点，将微带谐振器的内外环分别设置为谐振或短路状态实现两位编码，将若干个微带谐振器在微带线异侧或同侧进行组合排列实现若干位编码，所述耦合微带线特性阻抗为50Ω。某些实施例中通过两个谐振器实现四位编码的标签，两个谐振器排列在微带线同侧。优选地，若干个微带谐振器在微带线异侧排列组合的具体方式为：优选地，所述每个微带谐振器外C型谐振环底部的长度不同，用于实现两个不同的谐振点。优选地，谐振点频率范围设置在3GHz～9GHz。优选地，同侧相邻两个微带谐振器的间距m为5mm。优选地，所述介质板采用的基板其介电常数为2.55，厚度为0.787mm，损耗角正切值为0.0019。本专利技术与现有技术相比，其显著优点为：(1)本专利技术成本低，小型化，单元谐振器编码位数高；(2)本专利技术通过增加谐振单元，改变谐振器的长度，可以在3GHz到9GHz，灵活实现多位数编码；(3)本专利技术在结构上增加加载枝节，使得谐振能量相对较强；(4)本专利技术的加载枝节使得耦合现象减弱，不同编码的无芯片标签各位上的谐振频率吻合度较高。附图说明图1为本专利技术谐振器单元两位编码“11”结构图。图2为本专利技术谐振器单元两位编码“11”S21结果图。图3为本专利技术谐振器单元两位编码“10”结构图。图4为本专利技术谐振器单元两位编码“10”S21结果图。图5为本专利技术谐振器单元两位编码“01”结构图。图6为本专利技术谐振器单元两位编码“01”S21结果图。图7为本专利技术两个谐振器单元异侧排列四位编码“1111”结构图。图8为本专利技术两个谐振器单元异侧排列四位编码“1111”S21结果图。图9为本专利技术四个谐振器单元异侧排列八位编码“11101111”结构图。图10为本专利技术四个谐振器单元异侧排列八位编码“11101111”S21结果图。下面结合附图和具体实施方式，对本专利技术做进一步的详细描述。具体实施方式一种多比特耦合谐振无芯片标签，包括一介质板、设置在介质板上的耦合微带线，以及分布在耦合微带线异侧的若干个微带谐振器，每个微带谐振器由两个C型谐振环相嵌组合而成，内C型谐振环倒扣于外C型谐振环中，张口正对外C型谐振环底部，外C型谐振环底部与耦合微带线平行，产生两个谐振点，通过将微带谐振器的内外环分别设置为谐振或短路状态实现两位编码，通过若干个微带谐振器在微带线异侧或同侧的组合实现若干位编码，所述耦合微带线特性阻抗为50Ω。某些实施例中，对于每个微带谐振器，当内外环均谐振时，在4.3GHz附近和8.3GHz附近分别有一个谐振点；当外环谐振，内环短路时，在8.3GHz附近的谐振点消失，表示“10”编码；当外环短路，内环谐振时，在4.3GHz附近的谐振点消失，表示“01”编码。进一步的实施例中，所述的每个微带谐振器外C型谐振环底部的长度不同，用于实现两个不同的谐振点。微带谐振器外C型谐振环底部的长度为L，L越大，产生的谐振频率点越小。当若干个不同长度、不同编码状态的微带谐振器组合在一起的时候，在4.3GHz附近的最小谐振点(可消失)和8.3GHz附近对应的最小谐振点(可消失)来自于L最大的谐振器。进一步的实施例中，谐振点频率范围设置在3GHz～9GHz。进一步的实施例中，耦合在微带线上的谐振器的长度L和两个谐振器的间距m是使得谐振器之间互耦影响最小的距离。进一步的实施例中，同侧相邻两个微带谐振器的间距m为5mm。进一步的实施例中，所述介质板采用的基板，其介电常数为2.55，厚度为0.787mm，损耗角正切值为0.0019。实施例1一种多比特无芯片标签，包括一介质板、设置在介质板上的耦合微带线，以及分布在耦合微带线异侧的若干个微带谐振器，每个微带谐振器由两个C型谐振环相嵌组合而成，内C型谐振环倒扣于外C型谐振环中，张口正对外C型谐振环底部，外C型谐振环底部与耦合微带线平行，产生两个谐振点，将微带谐振器的内外环分别设置为谐振或短路状态实现两位编码，将若干个微带谐振器在微带线异侧进行组合排列实现若干位编码，所述耦合微带线特性阻抗为50Ω。本实施例中，该介质基板介电常数为2.55，厚度设置为0.787mm，损耗角正切值为0.0019。每个微带谐振器外C型谐振环底部的长度，可以实现两个不同的谐振点。通过增加谐振器的个数可以实现多位编码，谐振点频率范围在3GHz～9GHz。每个谐振器结构如图1所示，微带耦合线的宽度为H＝2.2mm,谐振器与耦合微带线的间距d＝0.2mm，C型谐振环的宽度S＝0.5mm，两个C型谐振环的间距gap＝0.25mm，外、内C型谐振环开口c1＝c2＝2mm，f1＝4.3GHz为外C环的谐振频率，f2＝8.3GHz为内C环的谐振频率，产生谐振的频点标记为“1”，如图2所示为双谐振“11”状态。每个谐振器对应两位编码，通过在C型谐振器上分别切口的方式让该频点的谐振消失标记为“0”。图1中的阴影部分为加载枝节，可以使得谐振器之间的耦合现象减弱，不同编码的无芯片标签各位上的谐振频率吻合度较高。在实例中，单元谐振器实现二位编码，以“10”和“01”状态为例。如图3所示，外环谐振，内环短路，S21结果图如图4所示，在4.5GHz附近谐振，8.3GHz附近谐振消失，表示“10”状态编码；如图5所示，外环短路，内环谐振，S21如图6所示，在8.2GHz产生谐振，4.3GHz附近的谐振点消失，表示“01”状态编码。在实例中，实现4位编码“1111”，两个长度分别为L1＝9mm、L2＝8mm的“11”状态谐振器异侧排列，如图7所示。分别在4GHz附近和8GHz附近各产生两个谐振点，如图8所示。在实例中还实现了8位编码中的“11101111”，四种不同长度的谐振器摆放在耦合线异侧，如图9所示，在4GHz和8GHz附近分别产生四个谐振点，如图10所示。三个长度分别为L1＝9.5mm、L2＝9mm、L3＝8.5mm的“11”状态谐振器和一个长度L4＝8的“本文档来自技高网...

【技术保护点】
1.一种多比特无芯片标签，其特征在于，包括一介质板、设置在介质板上的耦合微带线，以及分布在耦合微带线异侧的若干个微带谐振器，每个微带谐振器由两个C型谐振环相嵌组合而成，内C型谐振环倒扣于外C型谐振环中，张口正对外C型谐振环底部，外C型谐振环底部与耦合微带线平行，产生两个谐振点，将微带谐振器的内外环分别设置为谐振或短路状态实现两位编码，将若干个微带谐振器在微带线异侧或同侧进行组合排列实现若干位编码，所述耦合微带线特性阻抗为50Ω。

【技术特征摘要】
1.一种多比特无芯片标签，其特征在于，包括一介质板、设置在介质板上的耦合微带线，以及分布在耦合微带线异侧的若干个微带谐振器，每个微带谐振器由两个C型谐振环相嵌组合而成，内C型谐振环倒扣于外C型谐振环中，张口正对外C型谐振环底部，外C型谐振环底部与耦合微带线平行，产生两个谐振点，将微带谐振器的内外环分别设置为谐振或短路状态实现两位编码，将若干个微带谐振器在微带线异侧或同侧进行组合排列实现若干位编码，所述耦合微带线特性阻抗为50Ω。2.根据权利要...

【专利技术属性】
技术研发人员：吴礼，张亚曦，施嘉琪，彭树生，高宗彦，曹迪，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：江苏,32