一种多通道数据源DDR缓存的FPGA实现方法技术

本发明专利技术公开了一种多通道数据源DDR缓存的FPGA实现方法，用FPGA挂若干个DDR颗粒,随意配置通道个数，然后对每个通道DDR读写进行仲裁，仲裁规则是通过轮询，或匹配带宽的仲裁规则。本发明专利技术将各个通道的数据缓存至DDR的各个通道对应的地址空间，每个通道的地址空间大小可以任意划分，地址空间总共大小为每个DDR颗粒内存空间的总和，通道数据和DDR之间分别是通过异步fifo进行交接。本发明专利技术灵活高效使用多个DDR颗粒对各个通道进行读写仲裁，可以对扩展若干个异步时钟时终域通道进行交接，灵活匹配缓存DDR映射的地址空间，集中多个DDR的缓存数据带宽对得到仲裁的通道进行缓存。

【技术实现步骤摘要】
一种多通道数据源DDR缓存的FPGA实现方法
本专利技术属于数字电路接口转换领域，涉及到多协议接口转换中的跨时钟域处理问题,具体涉及一种多通道数据源DDR缓存的FPGA实现方法。
技术介绍
由于FPGA器件本身的BRAM资源的限制，一般最大容量有几十Mbit空间。在实际的应用中就需要很大的外部存储进行数据缓存，数字电路接口进行转换时，一般选用的是DDR对数据进行缓存，以此才能确保数据交接时的安全可靠。但涉及多个通道时，每个通道都是异步的，要求数据进行安全交接，并且要高效灵活的使用DDR就变得很重要。目前通常实现的方法就是一个通道挂载一个DDR颗粒，多通道应用中需要多个DDR相对应。每个通道所使用的存储空间大小是固定的，这种实现方式不灵活。
技术实现思路
为解决现有技术的不足，本专利技术用FPGA挂若干个DDR颗粒,随意配置通道个数，然后对每个通道DDR读写进行仲裁，仲裁规则是通过轮询，或匹配带宽的仲裁规则。本专利技术是将各个通道的数据缓存至DDR的各个通道对应的地址空间，每个通道的地址空间大小可以任意划分。地址空间总共大小为每个DDR颗粒内存空间的总和。通道数据和DDR之间分别是通过异步本文档来自技高网...

【技术保护点】
1.一种多通道数据源DDR缓存的FPGA实现方法，其特征在于,包括：将各个通道的数据分别缓存至DDR的各通道对应的内存地址空间，每个通道的地址空间大小任意划分，地址空间总大小为所用的DDR颗粒内存空间的总和；各通道数据源和DDR之间分别是通过异步FIFO进行交接；各通道数据源通过多个通道将数据先写入异步FIFO端口的写FIFO，再从写FIFO中取数据写至DDR对应的地址空间内,根据读FIFO水位线标志信号，再将DDR地址空间中取数据写到读FIFO中；具体步骤：1)用FPGA挂若干个DDR颗粒,可根据需求随意配置数据通道个数，设置读写控制模块，仲裁模块；2)设置写FIFO水位线，目的是从写FIF...

【技术特征摘要】
1.一种多通道数据源DDR缓存的FPGA实现方法，其特征在于,包括：将各个通道的数据分别缓存至DDR的各通道对应的内存地址空间，每个通道的地址空间大小任意划分，地址空间总大小为所用的DDR颗粒内存空间的总和；各通道数据源和DDR之间分别是通过异步FIFO进行交接；各通道数据源通过多个通道将数据先写入异步FIFO端口的写FIFO，再从写FIFO中取数据写至DDR对应的地址空间内,根据读FIFO水位线标志信号，再将DDR地址空间中取数据写到读FIFO中；具体步骤：1)用FPGA挂若干个DDR颗粒,可根据需求随意配置数据通道个数，设置读写控制模块，仲裁模块；2)设置写FIFO水位线，目的是从写FIFO中读出数据时保证FIFO必须有一定的数据存量；设置读FIFO的水位线，目的是防止从DDR读出数据时写到读FIFO中会出现数据溢出，造成数据丢失；3)每个数据通道写入数据到其对应的写FIFO中；4)判断每个通道写FIFO中数据量是否达到设置的水位线要求，若达到水位线要求，则发送该通道写DDR仲裁请求信号至仲裁模块；5)仲裁模块判断每个通道发出的写DDR仲裁请求信号，根据发送写仲裁申请的先后，给予每个通道写仲裁权限，同一时刻，每个通道的写仲裁与读仲裁中，仲裁模...

【专利技术属性】
技术研发人员：吴春，李礼，邱赐云，王雨雷，周正，
申请(专利权)人：上海威固信息技术股份有限公司，
类型：发明
国别省市：上海,31