【技术实现步骤摘要】
一种适用于大维度矩阵乘的链式乘法结构
本专利技术涉及大规模计算领域，具体涉及一种适用于大维度矩阵乘的链式乘法结构。
技术介绍
近些年来图像视频处理的品质日益提高，机器学习以及信号处理等领域不断突破，矩阵乘法作为核心运算有着重要的作用。然而，矩阵运算具有较高的时间复杂度，传统的串行算法处理效率较低，因此，降低矩阵运算时间复杂度或采用并行结构加速成了研究的关键。另外，大维度矩阵运算应用越来越广泛，如神经网络中的矩阵乘法规模往往是K级以上，如何快速的求解大维度矩阵乘同样是研究的热点。随着半导体工艺的发展以及集成电路技术的进步，硬件开销对设计所造成的影响越来越小，研究者们逐渐探索和开发并行运算的潜力，诸如脉动以及cannon(优化矩阵分块乘法的算法)、Strassen和基于超立方体结构的Fox算法等算法逐渐被提出。现有的硬件设计方案大多通过挖掘数据的并行性来提升运算效率，但Strassen、Cannon以及Fox这类算法需要依靠复杂的地址跳变才能实现运算加速，计算复杂且不利于流水化处理，而对于Fox和脉动等采用多播方法的算法，将一行和一列的数据流水化发送到一个计算节点单元...
【技术保护点】
1.一种适用于大维度矩阵乘的链式乘法结构，其特征在于，所述乘法结构包括运算部件(1)、输入传输模块(2)和输出传输模块(3)；所述运算部件(1)为M个基本运算单元PE组成的链状结构，相邻所述基本运算单元PE之间互联，用于实现矩阵的乘积运算；所述基本运算单元PE包括运算模块和存储模块(6)，所述运算模块接收所述输入传输模块(2)传送的源数据进行计算，并将运算结果存入所述存储模块(6)中；所述存储模块(6)将运算结果传输给所述输出传输模块(3)输出。
【技术特征摘要】
1.一种适用于大维度矩阵乘的链式乘法结构，其特征在于，所述乘法结构包括运算部件(1)、输入传输模块(2)和输出传输模块(3)；所述运算部件(1)为M个基本运算单元PE组成的链状结构，相邻所述基本运算单元PE之间互联，用于实现矩阵的乘积运算；所述基本运算单元PE包括运算模块和存储模块(6)，所述运算模块接收所述输入传输模块(2)传送的源数据进行计算，并将运算结果存入所述存储模块(6)中；所述存储模块(6)将运算结果传输给所述输出传输模块(3)输出。2.根据权利要求1所述的适用于大维度矩阵乘的链式乘法结构，其特征在于其特征在于，所述存储模块(6)由运算存储器和传输存储器构成；所述运算存储器与所述运算模块相连，用于缓存所述运算模块运算过程中的运算结果；所述传输存储器与所述输出传输模块(3)相连，用于在矩阵乘运算结束后将运算结果传输至所述输出传输模块(3)。3.根据权利要求2所述的适用于大维度矩阵乘的链式乘法结构，其特征在于，所述运算存储器和所述传输存储器能够根据所述存储模块(6)发出的选通信号进行切换，执行乒乓操作。4.根据权利要求2所述的适用于大维度矩阵乘的链式乘法结构，其特征在于，所述运算存储器和所述传输存储器使用堆栈的读取模式。5.根据权利要求1所述的适用于大维度矩阵乘的链式乘法结构，其特征在于，所述乘法结构还包括寄存器，所述基本运算单元PE中的所述运算模块具有输入端，所述输入端通过所述寄存器与所述输入传输模块(2)相连，所述输入传输模块(2)将源数据通过所述寄存器传输至所述输入端，源数据由所述输入端进入所述运算模块进行计算。6.根据权利要求5所述的适用于大维度矩阵乘的链式乘法结构，其特征在于，所述源数据为矩阵A源数据和矩阵B源数据，所述输入传输模块(2)包括源A传输模块和源B传输模块，所述输入端包括源A输入端和源B输入端；所述源A传输模块通过M个并列的所述寄存器与M个所述基本运算单元PE的所述源A输入端分别相连，所述源A传输模块将所述矩阵A源数据依次发送给M个所述寄存器；M个所述基本运算单元PE的所述源B输入端与M个串连设置的所述寄存器分别相连，所述源B传输模块将所述矩阵B源数据发送给第一个所述寄存器，所述矩阵B源数据在M个所述寄存器内按运算周期以层层递进方式传输。7.根据权利要求1所述的适用于大维度矩阵乘的链式乘法结构，其特征在于，所述运算模块包括乘法器(4)和加法器(5)，所述乘法器(4)通过所述加法器(5)与所述...
【专利技术属性】
技术研发人员：张多利，陈楠，项阳，宋宇鲲，杜高明，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。