一种存储器结构制造技术

本发明专利技术公开了一种存储器结构，属于半导体技术领域。所述存储器结构包括：衬底；与衬底平行的字线；穿插于字线并与衬底垂直的柱体；位于柱体的一端、与各柱体一一对应或者供多个柱体共享的第一晶体管；位于柱体的另一端、与各柱体一一对应的第二晶体管。本发明专利技术中的存储器结构，通过在柱体的一端布设与各柱体一一对应或者可供多个柱体共享的第一晶体管，在保障了存储器结构性能的前提下，提高了供给存储器结构在初始化和写数据时所需的电流，不仅满足了存储器高密度的需求，而且数据的写入更容易，降低了误码率，提高了数据的写入速率。

【技术实现步骤摘要】
一种存储器结构
本专利技术涉及半导体
，尤其涉及一种存储器结构。
技术介绍
以闪存为代表的非易失存储器因为其断电情况下的数据保持能力以及可多次擦写数据的优点，被广泛应用于各种产品中，例如手机、笔记本、固态硬盘等存储及通讯设备。如今，闪存已经占据了非易失性半导体存储器的大部分市场份额，然而随着信息社会中人们对大容量、低成本、低功耗和高性能等方面需求的日益提高，以及半导体技术的高速发展，现有闪存技术由于其制备技术缩比能力差、工作电压较高、功耗较大等因素，已经难以满足非易失存储器技术发展的需求。为了解决这个问题，新一代的新型非易失性存储器概念——阻变存储器(ResistiveRandomAccessMemory，RRAM，)诞生。阻变存储器完全基于全新的存储理念，和传统的基于阈值电压改变的flash存储器的概念完全不同，阻变存储器利用电阻的改变实现“0”和“1”两种状态的存储。与传统的flash存储器相比，阻变存储器由于其结构简单、功耗低、速度快、存储密度高、制造工艺简单等，使其成为下一代非易失存储器最具潜力的器件。然而，当前的阻变存储器中，MOS晶体管提供的电流有限，而存储器在写入数据时需要较大电流，包括目标存储单元的电流和相邻存储单元的漏电流，因而当前的阻变存储器，限制了存储器并行写入数据的个数，即数据写入速度；再者，MOS晶体管提供的电流还用于存储单元的初始化(forming)，而MOS晶体管提供的电流有限，因而限制了存储单元的密度。
技术实现思路
本专利技术的目的是通过以下技术方案实现的。本专利技术提出一种存储器结构，包括：衬底；与衬底平行的字线；穿插于所述字线并与所述衬底垂直的柱体；位于所述柱体的一端、与各柱体一一对应或者供多个柱体共享的第一晶体管；位于所述柱体的另一端、与各柱体一一对应的第二晶体管。可选的，所述柱体自外向内包括：上电极、阻变层和下电极；或者上电极、阻变层、选择层和下电极；或者上电极、选择层、阻变层和下电极。可选的，所述阻变层由金属氧化物构成，或者由非金属氧化物构成，或者由金属与非金属的化合物构成，或者由相变材料构成。可选的，所述柱体成矩阵排列或者蜂窝状排列；可选的，每一行中的多个柱体、或多行中的多个柱体共享一个所述第一晶体管；或者，每一列中的多个柱体、或多列中的多个柱体共享一个所述第一晶体管。可选的，所述第一晶体管为平面结构或者立体结构，所述第二晶体管为平面结构或者立体结构。可选的，所述第二晶体管的尺寸小于共享的第一晶体管的尺寸。可选的，所述存储器结构为：阻变存储器或者相变存储器。可选的，所述柱体穿插于所述字线形成存储单元。可选的，所述字线为一层或者多层。可选的，当所述字线为多层时，在一层所述存储单元中写入数据，或者在至少两层所述存储单元中同时写入数据。本专利技术的优点在于：本专利技术中，通过在柱体的一端布设可供多个柱体共享的大尺寸的第一晶体管，相较于现有的阻变存储器结构而言，一方面，共享的第一晶体管能够极大的提高供给存储器结构在初始化时所需的电流，满足了存储器高密度的需求；另一方面，共享的第一晶体管能够极大的提高供给存储器结构在写入数据时所需的电流，不仅使得写脉冲的能量更大，数据的写入更容易，降低了误码率，而且可以多层存储单元同时写入数据，提高了数据的写入速率；最后，本专利技术中的存储器结构，在电能充分利用的同时，极大的保障了存储器结构的安全和性能。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：附图1为根据本专利技术实施方式的一种存储器结构的示意图；附图2为根据本专利技术实施方式的柱体的俯视结构示意图；附图3为根据本专利技术实施方式的第一种第一晶体管的共享方式示意图；附图4为根据本专利技术实施方式的第二种第一晶体管的共享方式示意图；附图5为根据本专利技术实施方式的第三种第一晶体管的共享方式示意图；附图6为根据本专利技术实施方式的第四种第一晶体管的共享方式示意图；附图7为根据本专利技术实施方式的第五种第一晶体管的共享方式示意图；附图8为根据本专利技术实施方式的第六种第一晶体管的共享方式示意图；附图9为根据本专利技术实施方式的第七种第一晶体管的共享方式示意图；附图10为根据本专利技术实施方式的第八种第一晶体管的共享方式示意图；附图11为根据本专利技术实施方式的一种存储器结构的内部连接关系示意图。具体实施方式下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。根据本专利技术的实施方式，提出一种存储器结构，如图1所示，包括：衬底；与衬底平行的字线；穿插于字线并与衬底垂直的柱体(Pillar)；位于柱体的一端、与各柱体一一对应或者供多个柱体共享的第一晶体管；位于柱体的另一端、与各柱体一一对应的第二晶体管。其中，第二晶体管的源极与位线相连，漏极与柱体的顶端相连，且源极与漏极的连接关系可以互换，栅极用于单独控制或者共同控制，且优选为共同控制；第一晶体管的源极与源线相连，漏极与柱体的底端相连，且源极与漏极的的连接关系可以互换，栅极用于单独控制或者共同控制，且优选为共同控制；本专利技术中的第一晶体管，能够极大的提高供给存储器结构在初始化(forming)和写数据时所需的电流，一方面，满足了存储器结构高密度的需求；另一方面使得存储器结构写脉冲的能量更大，不仅数据的写入更容易，减少了误码率；而且同时写入的数据的数量增多，提高了数据的写入速度。需要指出的，附图1仅用于示意而不用于限定，第一晶体管和第二晶体管的位置可以互换，第一晶体管的共享方式以及共享第一晶体管的柱体的数量可以根据需求自行设定。根据本专利技术的实施方式，衬底优选为硅衬底。根据本专利技术的实施方式，字线为一层或者多层，且柱体穿插于字线形成存储单元；其中，当字线为多层时，多层存储单元堆叠构成存储单元阵列。进一步的，柱体穿插于字线形成一个存储单元或者两个存储单元；具体的，当柱体的直径小于字线的直径，且柱体穿插于一个字线中时，形成一个存储单元；当柱体的直径大于相邻的两个字线之间的间距，小于两个字线之间的距离与两个字线宽度之和，且柱体穿插于相邻的两个字线之间时，形成两个存储单元；当柱体的直径小于相邻的两个字线之间的间距，且柱体穿插于相邻的两个字线之间，并与相邻的两个字线相连时，形成两个存储单元。需要指出的，柱体穿插于字线形成存储单元，不限为上述情况，其可以根据需求自行设定。更进一步的，当字线为多层时，在一层存储单元中写入数据，或者在至少两层存储单元中同时写入数据。本专利技术中，由于第一晶体管能够提供大电流，因而可以在多层存储单元中同时写入数据，极大的提升了数据的写入速度，降低了误码率。根据本专利技术的实施方式，存储器结构可以为阻变存储器，还可以为相变存储器；对应的，如图2所示，柱体自外向内包括：上电极、阻变层和下电极；或者上电极、阻变层、选择层和下电极；或者上电极、选择层、阻变层和下电极。其中，阻变层由金属氧化物构成，例如氧化铪、氧化铝本文档来自技高网...

【技术保护点】
1.一种存储器结构，其特征在于，包括：衬底；与衬底平行的字线；穿插于所述字线并与所述衬底垂直的柱体；位于所述柱体的一端、与各柱体一一对应或者供多个柱体共享的第一晶体管；位于所述柱体的另一端、与各柱体一一对应的第二晶体管。

【技术特征摘要】
1.一种存储器结构，其特征在于，包括：衬底；与衬底平行的字线；穿插于所述字线并与所述衬底垂直的柱体；位于所述柱体的一端、与各柱体一一对应或者供多个柱体共享的第一晶体管；位于所述柱体的另一端、与各柱体一一对应的第二晶体管。2.根据权利要求1所述的存储器结构，其特征在于，所述柱体自外向内包括：上电极、阻变层和下电极；或者上电极、阻变层、选择层和下电极；或者上电极、选择层、阻变层和下电极。3.根据权利要求2所述的存储器结构，其特征在于，所述阻变层由金属氧化物构成，或者由非金属氧化物构成，或者由金属与非金属的化合物构成，或者由相变材料构成。4.根据权利要求1所述的存储器结构，其特征在于，所述柱体成矩阵排列或者蜂窝状排列；每一行中的多个柱体、或多行中的多个柱体共享一个所述第一晶体管；或...

【专利技术属性】
技术研发人员：宁涉洋，
申请(专利权)人：宁涉洋，王轶，麻耀坤，
类型：发明
国别省市：浙江,33