移位寄存器单元及其驱动方法、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，属于显示技术领域。所述移位寄存器单元包括：输入模块、输出模块、下拉控制模块和下拉模块；其中，所述输出模块分别与第一直流电源端、第二时钟信号端、所述上拉节点、第一驱动信号输出端和第二驱动信号输出端连接，用于在所述上拉节点的控制下，向所述第一驱动信号输出端输出来自所述第一直流电源端的第一电源信号作为驱动信号。相比于相关技术中采用时钟信号端输出的跳变的时钟信号作为驱动信号，该直流电源端输出直流电源信号的功耗较低，因此能够有效降低移位寄存器单元的驱动功耗。

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
本专利技术涉及显示
，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。
技术介绍
显示装置在显示图像时，需要利用移位寄存器(即栅极驱动电路)对像素单元进行扫描，移位寄存器一般包括多个级联的移位寄存器单元，每个移位寄存器单元对应一行像素单元，由该多个级联的移位寄存器单元实现对显示装置中各行像素单元的逐行扫描驱动，以显示图像。相关技术中的移位寄存器单元主要包括输入模块、输出模块和降噪模块。其中，输入模块用于将上一行移位寄存器单元输出端的电压输入至该移位寄存器单元，将该移位寄存器单中上拉节点的电平上拉至高电平，输出模块用于在上拉节点的控制下，向输出端输出时钟信号，降噪模块用于在时钟信号的控制下，将上拉节点和输出端的电平下拉至低电平，从而实现对该上拉节点和输出端的降噪。但是，相关技术中的移位寄存器单元电路结构较为复杂，功耗较高。
技术实现思路
为了解决相关技术中的移位寄存器单元电路结构较为复杂，功耗较高的问题，本专利技术提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，所述技术方案如下：第一方面，提供了一种移位本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入模块、输出模块、下拉控制模块和下拉模块；所述输入模块分别与第一时钟信号端、输入信号端和上拉节点连接，用于在来自所述第一时钟信号端的第一时钟信号和来自所述输入信号端的输入信号的控制下，控制所述上拉节点的电位；所述输出模块分别与第一直流电源端、第二时钟信号端、所述上拉节点、第一驱动信号输出端和第二驱动信号输出端连接，用于在所述上拉节点的控制下，向所述第一驱动信号输出端输出来自所述第一直流电源端的第一电源信号，以及向所述第二驱动信号输出端输出来自所述第二时钟信号端的第二时钟信号；所述下拉控制模块分别与第三时钟信号端、第二直流电源端、第三...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入模块、输出模块、下拉控制模块和下拉模块；所述输入模块分别与第一时钟信号端、输入信号端和上拉节点连接，用于在来自所述第一时钟信号端的第一时钟信号和来自所述输入信号端的输入信号的控制下，控制所述上拉节点的电位；所述输出模块分别与第一直流电源端、第二时钟信号端、所述上拉节点、第一驱动信号输出端和第二驱动信号输出端连接，用于在所述上拉节点的控制下，向所述第一驱动信号输出端输出来自所述第一直流电源端的第一电源信号，以及向所述第二驱动信号输出端输出来自所述第二时钟信号端的第二时钟信号；所述下拉控制模块分别与第三时钟信号端、第二直流电源端、第三直流电源端、下拉节点和所述上拉节点连接，用于在所述上拉节点、来自所述第三时钟信号端的第三时钟信号、来自所述第二直流电源端的第二电源信号和来自所述第三直流电源端的第三电源信号的控制下，控制所述下拉节点的电位；所述下拉模块分别与所述下拉节点、所述第三直流电源端、第四直流电源端、所述上拉节点、所述第一驱动信号输出端和所述第二驱动信号输出端连接，用于在所述下拉节点的控制下，通过所述第三电源信号和来自所述第四直流电源端的第四电源信号，对所述上拉节点、所述第一驱动信号输出端和所述第二驱动信号输出端进行降噪。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括：第一晶体管、第二晶体管和电容器；所述第一晶体管的栅极与所述上拉节点连接，所述第一晶体管的第一极与所述第一直流电源端连接，所述第一晶体管的第二极与所述第一驱动信号输出端连接；所述第二晶体管的栅极与所述上拉节点连接，所述第二晶体管的第一极与所述第二时钟信号端连接，所述第二晶体管的第二极与所述第二驱动信号输出端连接；所述电容器的一端与所述上拉节点连接，所述电容器的另一端与所述第二驱动信号输出端连接。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包括：第三晶体管和第四晶体管；所述第三晶体管的栅极与所述第三时钟信号端连接，所述第三晶体管的第一极与所述第二直流电源端连接，所述第三晶体管的第二极与所述下拉节点连接；所述第四晶体管的栅极与所述上拉节点连接，所述第四晶体管的第一极与所述第三直流电源端连接，所述第四晶体管的第二极与所述下拉节点连接。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第五晶体管的栅极与所述下拉节点连接，所述第五晶体管的第一极与所述第四直流电源端连接，所述第五晶体管的第二极与所述第二驱动信号输出端连接；所述第六晶体管的栅极与所述下拉节点连接，所述第六晶体管的第一极与所述第四直流电源端连接，所述第六晶体管的第二极与所述第一驱动信号输出端连接；所述第七晶体管的栅极与所述下拉节点连接，所述第七晶体管的第一极与所述第三直流电源端连接，所述第七晶体管的第二极与所述第八晶体管的第一极连接；所述第八晶体管的栅极与所述下拉节点连接，所述第八晶体管的第二极与所述上拉节点连接。5.根据权利要求4所述的移位寄存器单元，其特征在于，所述下拉模块还包括：第九晶体管；所述第九晶体管的栅极与所述第三时钟信号端连接，所述第九晶体管的第一极与所述第四直流电源端连接，所述第九晶体管的第二极与所述上拉节点连接。6.根据权...

【专利技术属性】
技术研发人员：王迎，孙丽，唐锋景，李红敏，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11