具有触发序列发生器的DMA控制器制造技术

本公开涉及具有触发序列发生器的DMA控制器。DMA控制器包括内置的计时序列发生器，该内置的计时序列发生器允许DMA控制器周期性地和/或非等距地触发数据移动，而不会唤醒CPU或其它外设。

【技术实现步骤摘要】
具有触发序列发生器的DMA控制器
本专利技术涉及直接存储器存取(DMA)控制器，并且更具体地，涉及具有触发序列发生器的DMA控制器。
技术介绍
直接存储器存取是用于允许例如来自外围装置的数据被转移到存储器而不需要处理器的干预的技术，这使处理器能够并行地执行其它任务。数据转移任务由DMA控制器而不是处理器来管理。图1例示了用于诸如微控制器单元(MCU)和数字信号处理器(DSP)的各种集成电路芯片上的常规DMA控制器10。DMA控制器10位于诸如AHB(高级高性能总线)或AXI(高级可扩展接口)的第一高速总线12和低速从总线14之间。可以理解，AHB和AXI总线主机在许多方面是不同的，但DMA控制器可用于这两种系统。高速总线12用于将数据移入和移出存储器(未示出)。诸如中央处理单元(CPU)的处理器经由低速总线14连接到DMA控制器10，并且向DMA控制器10提供信息以配置DMA控制器10。也就是说，CPU指示DMA控制器10有多少数据要移动，在哪里获取数据(源地址)以及将数据移动到哪里(目的地地址)。DMA控制器10包括数据路径16、地址路径18、控制和仲裁逻辑20以及DMA程序模型和本文档来自技高网...

【技术保护点】
1.一种直接存储器存取DMA控制器，其通过低速总线连接到中央处理单元并通过高速总线连接到存储器，其中所述直接存储器存取DMA控制器将数据从源数据地址转移到目的地地址，所述直接存储器存取DMA控制器包括：连接到所述高速总线的数据路径，用于通过所述高速总线将数据转移到所述存储器；连接到所述高速总线的地址路径，用于指示要存储被转移到所述高速总线的所述数据的存储器地址；连接到所述地址路径和所述数据路径的控制和仲裁单元，其中所述控制和仲裁单元控制所述直接存储器存取DMA控制器的数据移动操作；连接到所述低速总线的直接存储器存取DMA程序模块，用于启动通过所述数据路径在所述高速总线和所述低速总线之间的数据移...

【技术特征摘要】
1.一种直接存储器存取DMA控制器，其通过低速总线连接到中央处理单元并通过高速总线连接到存储器，其中所述直接存储器存取DMA控制器将数据从源数据地址转移到目的地地址，所述直接存储器存取DMA控制器包括：连接到所述高速总线的数据路径，用于通过所述高速总线将数据转移到所述存储器；连接到所述高速总线的地址路径，用于指示要存储被转移到所述高速总线的所述数据的存储器地址；连接到所述地址路径和所述数据路径的控制和仲裁单元，其中所述控制和仲裁单元控制所述直接存储器存取DMA控制器的数据移动操作；连接到所述低速总线的直接存储器存取DMA程序模块，用于启动通过所述数据路径在所述高速总线和所述低速总线之间的数据移动；以及连接到所述控制和仲裁单元和所述直接存储器存取DMA程序模块的内置的触发序列发生器，其中所述触发序列发生器将使所述直接存储器存取DMA程序模块启动数据移动操作的内部触发输出到所述直接存储器存取DMA程序模块。2.根据权利要求1所述的直接存储器存取DMA控制器，其中所述触发序列发生器包括存储多个计时器模数的计时器模数缓冲器，其中每个计时器模数指示对应的数据移动操作所需的时间。3.根据权利要求1所述的直接存储器存取DMA控制器，其中所述模数缓冲器包括寄存器文件和查找表中的至少一个。4.根据权利要求1所述的直接存储器存取DMA控制器，其中，所述触发序列发生器包括在经过预定时间之后产生内部触发信号的计时器。5.根据权利要求4所述的直接存储器存取DMA控制器，其中所述计时器从所述预定时间向下计数到零，并且当所述计时器达到零时，所述计时器产生所述内部触发。6.根据权利要求4所述的直接存储器存取DMA控制器，其中所述计时器从零向上计数到所述预定时间，并且当计数等于所述预定时间时，所述计时器产生所述内部触发。7.根据权利要求1所述的直接存储器存取DMA控制器，其中所述触发序列发生器包括多路复用器，所述多路复用器接收外部触发信号和内部计时器触发信号，并将所述内部触发输出到所述直接存储器存取DMA程序模块。8.根据权利要求7所述的直接存储器存取DMA控制器，其中所述多路复用器进一步接收来自所述直接存储器存取DMA程序模块的触发选...

【专利技术属性】
技术研发人员：梅汪生，石刚，吴崑，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国,US