一种数字预失真直放站制造技术

本实用新型专利技术涉及通信设备技术领域，尤其是一种数字预失真直放站。它包括它包括微处理器、用于将输入的射频模拟信号转换为数字信号的射频信号输入链路、受控于微处理器以用于对由射频信号输入链路输入的数字信号进行高倍采样的现场可编程逻辑门阵列、受控于微处理器以用于对现场可编程逻辑门阵列输出的数字采样信号进行DPD削峰处理的数字预矫正集成器以及用于将数字矫正集成器输出的数字信号转换为模拟信号并通过射频天线将模拟信号对外转发的射频信号输出链路。本实用新型专利技术可有效增强整个直放站的信号输出功率并降低整个直放站的功耗；同时可结合DPD削峰技术来增强直放站的自适应能力并保证信号不失真。

A Digital Predistortion Repeater

The utility model relates to the technical field of communication equipment, in particular to a digital predistortion repeater. It includes a microprocessor, a radio frequency signal input link for converting an input radio frequency analog signal to a digital signal, a field programmable logic gate array for high-power sampling of digital signals input by a radio frequency signal input link, and a digital sampling signal input from a field programmable logic gate array controlled by a microprocessor. Digital pre-correction integrator for DPD peak-shaving processing and radio frequency signal output link for converting digital signal output from digital correction integrator into analog signal and transmitting analog signal outward through radio frequency antenna. The utility model can effectively enhance the signal output power of the whole repeater and reduce the power consumption of the whole repeater; at the same time, the adaptive ability of the repeater can be enhanced and the signal distortion can be ensured by combining DPD peak shaving technology.

【技术实现步骤摘要】
一种数字预失真直放站
本技术涉及通信设备
，尤其是一种数字预失真直放站。
技术介绍
随着无线通信与移动多媒体技术的发展，高功率、低成本的数字直放站的应用越来越广泛并常见于包括移动、电信、联通等运营商公共网络平台以及公安、军队等私有平台；在通信网络覆盖中，数字直放站是关键设之一，其主要用于实现将无线信号放大后，通过天线辐射到空间以增加信号覆盖范围并消除通信基站的覆盖盲点。但是，由于射频功率放大器本质上都是非线性的，这使得数字直放站的输出效率受到了很大的抑制；同时，功率放大器都是有记忆效应的，这种记忆效应也严重影响了直放站的输出功率，从而大大影响了网络覆盖效果与终端的接受性能。因此，为提高直放站的输出效率，有必要提供一种具有预失真功能的数字直放站。
技术实现思路
针对上述现有技术存在的不足，本技术的目的在于提供一种数字预失真直放站。为了实现上述目的，本技术采用如下技术方案：一种数字预失真直放站，它包括微处理器、用于将输入的射频模拟信号转换为数字信号的射频信号输入链路、受控于微处理器以用于对由射频信号输入链路输入的数字信号进行高倍采样的现场可编程逻辑门阵列、受控于微处理器以用于对现场可编程逻辑门阵列输出的数字采样信号进行DPD削峰处理的数字预矫正集成器以及用于将数字矫正集成器输出的数字信号转换为模拟信号并通过射频天线将模拟信号对外转发的射频信号输出链路；所述射频信号输入链路的信号输出端连接于现场可编程逻辑门阵列的数字信号输入端，所述射频信号输出链路连接于数字矫正集成器的数字信号输出端，所述数字矫正集成器的数字信号输入端连接于现场可编程逻辑门阵列的数字信号输出端。优选地，所述射频信号输入链路包括用于对输入的射频模拟信号进行信号衰减的第二数控衰减器、用于对第二数控衰减器输出的模拟信号进行滤波处理的第一介质滤波器、用于将第一介质滤波器输出的模拟信号转换为中频模拟信号的混频器、用于对混频器输出的中频模拟信号进行功率放大的中频放大器以及用于将中频放大器输出的中频模拟信号转换为中频数字信号后输入至现场可编程逻辑门阵列的第一模数转换器；所述第二数控衰减器、第一介质滤波器、混频器、中频放大器和第一模数转换器顺序地连接于现场可编程逻辑门阵列的数字信号输入端，且所述现场可编程逻辑门阵列的调控端与第二数控衰减器相连以调控第二数控衰减器对模拟信号的衰减度。优选地，所述射频信号输出链路包括顺序地连接于数字预矫正集成器的信号输出端的以用于将数字矫正集成器输出的数字信号转换为中频模拟信号的第二数模转换器、用于将第二数模转换器输出的中频模拟信号调制为射频信号的第二正交调制器、用于将第二正交调制器输出的射频信号进行一次功率放大的第二放大器、用于对第二放大器输出的射频信号进行信号衰减处理的第四数控衰减器、用于对第四数控衰减器输出的射频信号进行滤波处理的第三介质滤波器、用于对第三介质滤波器输出的射频信号进行二次功率放大的功率放大器以及用于与射频天线进行连接的信号耦合器，所述现场可编程逻辑门阵列的调控端与第四数控衰减器相连以调控第四数控衰减器对射频信号的衰减度。优选地，它还包括用于对经由射频信号输出链路输出的射频信号进行采样并反馈至数字矫正集成器以供数字矫正集成器对接收到数字信号进行DPD削峰处理的射频信号反馈链路，所述射频信号反馈链路包括用于对信号耦合器输出的射频模拟信号进行信号衰减处理的第三数控衰减器、用于对第三数控衰减器输出的模拟信号进行滤波处理的第二介质滤波器、用于对第二介质滤波器输出的模拟信号解调为中频模拟信号的正交解调器、用于对正交解调器输出的中频模拟信号进行功率放大的第一放大器以及用于将第一放大器输出的中频模拟信号转换为数字信号并输入至数字矫正集成器的第二模数转换器；所述第二模数转换器、第一放大器、正交解调器、第二介质滤波器和第三数控衰减器顺序地连接于数字预矫正集成器的数字信号采样端与信号耦合器之间。优选地，它还包括一与现场可编程逻辑门阵列相连的校准信号监测链路，所述校准信号监测链路包括顺序连接于现场可编程逻辑门阵列的信号输出端的第一数模转换器、第一正交调制器和第一数控衰减器。由于采用了上述方案，本技术可有效增强整个直放站的信号输出功率并降低整个直放站的功耗；同时通过将微处理器、数字矫正集成器和现场可编程逻辑门阵列之间系统结构搭配可结合DPD削峰技术实现预先分析信号情况、判断信号调制方式(及信号带宽、峰均比等)、自动调节输出信号等等功能，从而增强了直放站的自适应能力、保证信号不失真。附图说明图1是本技术实施例的系统控制原理框图。具体实施方式以下结合附图对本技术的实施例进行详细说明，但是本技术可以由权利要求限定和覆盖的多种不同方式实施。如图1所示，本技术实施例提供的一种数字预失真直放站，它包括微处理器a(即：起到中央控制作用的MCU)、用于将输入的射频模拟信号转换为数字信号的射频信号输入链路、受控于微处理器a以用于对由射频信号输入链路输入的数字信号进行高倍采样的现场可编程逻辑门阵列c(即：FPGA)、受控于微处理器a以用于对现场可编程逻辑门阵列c输出的数字采样信号进行DPD削峰处理的数字预矫正集成器b(其可根据具体情况采用OP6180型集成电路)以及用于将数字矫正集成器b输出的数字信号转换为模拟信号并通过射频天线d将模拟信号对外转发的射频信号输出链路；其中，射频信号输入链路的信号输出端连接于现场可编程逻辑门阵列c的数字信号输入端，射频信号输出链路连接于数字矫正集成器b的数字信号输出端，而数字矫正集成器b的数字信号输入端则连接于现场可编程逻辑门阵列c的数字信号输出端。由此，利用射频信号输入链路及射频信号输出链路实现对输入的信号和输出的信号的调制及功率放大输入/输出，可通过增强整个直放站的信号输出功率的方式来降低整个直放站的功耗并为直放站的信号处理单元提供准确的信号来源及良好的输出路径，其中，通过将微处理器a、数字矫正集成器b和现场可编程逻辑门阵列c之间系统结构搭配可作为数字预失真处理模块来使用，可结合DPD(即：DigitalPre-Distortion，数字预失真)削峰技术实现预先分析信号情况、判断信号调制方式(及信号带宽、峰均比等)、自动调节输出信号等等功能，从而增强了直放站的自适应能力、保证信号不失真。为保证现场可编程逻辑门阵列c对信号的采样效果，从而为数字矫正集成器b进行DPD削峰处理提供信号基础，本实施例的射频信号输入链路包括用于对输入的射频模拟信号进行信号衰减的第二数控衰减器25、用于对第二数控衰减器25输出的模拟信号进行滤波处理的第一介质滤波器24、用于将第一介质滤波器24输出的模拟信号转换为中频模拟信号的混频器23、用于对混频器23输出的中频模拟信号进行功率放大的中频放大器22以及用于将中频放大器22输出的中频模拟信号转换为中频数字信号后输入至现场可编程逻辑门阵列c的第一模数转换器21(其可根据具体情况采用AD80206型转换器)；第二数控衰减器25、第一介质滤波器24、混频器23、中频放大器22和第一模数转换器21顺序地连接于现场可编程逻辑门阵列c的数字信号输入端，且现场可编程逻辑门阵列c的调控端与第二数控衰减器25相连以调控第二数控衰减器25对模拟信号的衰减度。为保本文档来自技高网...

【技术保护点】
1.一种数字预失真直放站，其特征在于：它包括微处理器、用于将输入的射频模拟信号转换为数字信号的射频信号输入链路、受控于微处理器以用于对由射频信号输入链路输入的数字信号进行高倍采样的现场可编程逻辑门阵列、受控于微处理器以用于对现场可编程逻辑门阵列输出的数字采样信号进行DPD削峰处理的数字预矫正集成器以及用于将数字矫正集成器输出的数字信号转换为模拟信号并通过射频天线将模拟信号对外转发的射频信号输出链路；所述射频信号输入链路的信号输出端连接于现场可编程逻辑门阵列的数字信号输入端，所述射频信号输出链路连接于数字矫正集成器的数字信号输出端，所述数字矫正集成器的数字信号输入端连接于现场可编程逻辑门阵列的数字信号输出端。

【技术特征摘要】
1.一种数字预失真直放站，其特征在于：它包括微处理器、用于将输入的射频模拟信号转换为数字信号的射频信号输入链路、受控于微处理器以用于对由射频信号输入链路输入的数字信号进行高倍采样的现场可编程逻辑门阵列、受控于微处理器以用于对现场可编程逻辑门阵列输出的数字采样信号进行DPD削峰处理的数字预矫正集成器以及用于将数字矫正集成器输出的数字信号转换为模拟信号并通过射频天线将模拟信号对外转发的射频信号输出链路；所述射频信号输入链路的信号输出端连接于现场可编程逻辑门阵列的数字信号输入端，所述射频信号输出链路连接于数字矫正集成器的数字信号输出端，所述数字矫正集成器的数字信号输入端连接于现场可编程逻辑门阵列的数字信号输出端。2.如权利要求1所述的一种数字预失真直放站，其特征在于：所述射频信号输入链路包括用于对输入的射频模拟信号进行信号衰减的第二数控衰减器、用于对第二数控衰减器输出的模拟信号进行滤波处理的第一介质滤波器、用于将第一介质滤波器输出的模拟信号转换为中频模拟信号的混频器、用于对混频器输出的中频模拟信号进行功率放大的中频放大器以及用于将中频放大器输出的中频模拟信号转换为中频数字信号后输入至现场可编程逻辑门阵列的第一模数转换器；所述第二数控衰减器、第一介质滤波器、混频器、中频放大器和第一模数转换器顺序地连接于现场可编程逻辑门阵列的数字信号输入端，且所述现场可编程逻辑门阵列的调控端与第二数控衰减器相连以调控第二数控衰减器对模拟信号的衰减度。3.如权利要求1所述的一种数字预失真直放站，其特征在于：所述射频信号输出链路包括顺序地连接于数字预矫正集成器的信号输出端的以用于将数字矫正集成器输出的数字信号转换为中频模拟信...

【专利技术属性】
技术研发人员：吴晓锋，
申请(专利权)人：深圳格兰泰克科技有限公司，
类型：新型
国别省市：广东,44