一种加速DDR访问效率的方法及装置制造方法及图纸

本发明专利技术公开了一种加速DDR访问效率的方法及装置，其中该方法包括：获取用户自定义接口的数据；对获取到的数据进行异步时钟转换；对转换后的数据进行状态转移；对转移后的数据进行仲裁处理。一种加速DDR访问效率的方法及装置有效避免了传统访问DDR的方式中需要先将数据信号转化成通用的AXI接口，然后DDR controller再AXI有效信息而导致的数据传输延迟，大大提升了SSD内模块访问DDR的效率。

【技术实现步骤摘要】
一种加速DDR访问效率的方法及装置
本专利技术涉及固态硬盘的DDR访问，更具体地说是一种加速DDR访问效率的方法及装置。
技术介绍
目前SSD-SolidStateDrives(固态硬盘)SOC芯片中，传统访问DDR(doubledatarate)controller采用的是AMBA(AdvancedMicrocontrollerBusArchitecture高级微控制器总线结构)，AXI接口(AdvancedextensibleInterface先进可扩展接口)，如图1所示，其优点是灵活性高，性能及扩展性好，但是在SSDSOC芯片中有些特殊模块，如BM(buffermanagement加速器)，NFC(Nandflashcontroller闪存控制器)，NVME(Non-volatileMemoryexpress非易失性内存接口规范)，需要占用较大的DDR带宽，如果采用传统的AXI接口，在BM/NFC/NVME需要将信号转换成AXI接口，到DDRcontroller之后，需要再将AXI接口转换成内部操作信号，带来较大的延迟，尤其对于读写有先后要求的操作，增加的延迟将会降低SSD读写数据的性能。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种加速DDR访问效率的方法及装置。为实现上述目的，本专利技术采用以下技术方案：一种加速DDR访问效率的方法，所述方法包括：获取用户自定义接口的数据；对获取到的数据进行异步时钟转换；对转换后的数据进行状态转移；对转移后的数据进行仲裁处理。其进一步技术方案为：所述获取用户自定义接口的数据的步骤中，所述用户自定义接口包括读命令自定义接口、写命令自定义接口、写响应自定义接口、读命令自定义接口以及读数据自定义接口。其进一步技术方案为：所述获取用户自定义接口的数据的步骤中，所述用户自定义接口还包括缓存管理、闪存控制器以及非易失性内存接口规范。其进一步技术方案为：所述方法还包括：获取总线数据；提取有效信息并发送。其进一步技术方案为：所述总线数据为AXI总线数据。一种加速DDR访问效率的装置，所述装置包括获取单元、转换单元、状态转移单元以及仲裁单元；所述获取单元，用于获取用户自定义接口的数据；所述转换单元，用于对获取到的数据进行异步时钟转换；所述状态转移单元，对转换后的数据进行状态转移；所述仲裁单元，用于对转移后的数据进行仲裁处理。其进一步技术方案为：所述用户自定义接口包括读命令自定义接口、写命令自定义接口、写响应自定义接口、读命令自定义接口以及读数据自定义接口。其进一步技术方案为：所述用户自定义接口还包括缓存管理、闪存控制器以及非易失性内存接口规范。其进一步技术方案为：所述装置还包括总线单元以及提取单元；所述总线单元，用于获取总线数据；所述提取单元，用于提取有效信息并发送。其进一步技术方案为：所述总线数据为AXI总线数据。本专利技术与现有技术相比的有益效果是：本专利技术一种加速DDR访问效率的方法及装置通过将获取到的用户自定义数据进行异步时钟转换，然后对转换后的数据进行状态转移，再将对转移后的数据进行仲裁处理。有效避免了传统访问DDR的方式中需要先将数据信号转化成通用的AXI接口，然后DDRcontroller再AXI有效信息而导致的数据传输延迟，大大提升了SSD内模块访问DDR的效率。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术技术手段，可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征及优点能够更明显易懂，以下特举较佳实施例，详细说明如下。附图说明图1为现有技术的架构图；图2为本专利技术一种加速DDR访问效率的方法及装置具体实施例的架构图；图3为本专利技术一种加速DDR访问效率的方法具体实施例的流程图；图4为本专利技术一种加速DDR访问效率的方法具体实施例的另一流程图；图5为本专利技术一种加速DDR访问效率的装置具体实施例的结构图；图6为本专利技术一种加速DDR访问效率的装置具体实施例的另一结构图。具体实施方式为了更充分理解本专利技术的
技术实现思路
，下面结合具体实施例对本专利技术的技术方案进一步介绍和说明，但不局限于此。应当理解，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体/操作/对象与另一个实体/操作/对象区分开来，而不一定要求或者暗示这些实体/操作/对象之间存在任何这种实际的关系或者顺序。还应当理解，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。如图2-4所示，本专利技术提供了一种加速DDR访问效率的方法，该方法包括：S10、获取用户自定义接口的数据；S20、对获取到的数据进行异步时钟转换；S30、对转换后的数据进行状态转移；S40、对转移后的数据进行仲裁处理。具体的，用户自定义接口包括读命令自定义接口(wrcmd)、写命令自定义接口(wrdata)、写响应自定义接口(wrresp)、读命令自定义接口(rdcmd)、读数据自定义接口(rddata)、缓存管理(BM)、闪存控制器(NFC)以及非易失性内存接口规范(NVME)。其中，BM、NFC以及NVMEDDR性能有较大要求，而wrcmd、wrdata、wrresp、rdcmd以及rddata对DDR性能要求相对较低。在SSDSOC芯片中，BM、NFC以及NVMEDDR需要占用较大的DDR带宽，如果访问DDR无法保证足够的性能，将会导致SSD整体性能的下降；现有的BM/NFC/NVME模块是将信号转换成通用AXI接口，DDRcontroller再将AXI有效信息提取出来，这些流程增加的延迟会影响到访问DDR的效率，因此，本专利技术为了提高访问DDR的效率，通过获取用户自定义接口的数据，然后对获取到的数据进行异步时钟转换，对转换后的数据进行状态转移，不需要转换成AXI，直接将数据送到DDRcontrollerportarbit模块，大大减少了模块到DDRcontroller的延迟。另外，为了保留访问灵活性，该方法还包括：S50、获取总线数据；S60、提取有效信息并发送。具体的，总线数据为AXI总线数据。对DDR性能要求不是特别高的模块，保留了AXI接口，保证灵活性，主要提取AXI总线内的有效信息，然后将有效信息发送至PA(prot仲裁)进行处理。应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本专利技术实施例的实施过程构成任何限定。对应于上述实施例所述的一种加速DDR访问效率的方法，本专利技术提供了一种加速DDR访问效率的装置，如图5-6所示，该装置包括获取单元1、转换单元2、状态转移单元3以及仲裁单元4；获取单元1，用于获取用户自定义接口的数据；转换单元2，用于对获取到的数据进行异步时钟转换；状态转移单元3，对转换后的数据进行状态转移；仲裁单元4，用于对转移后的数据进行仲裁处理。具体的，用户自定义接口包括读命令自定义接口(wrcmd)、写命令自定义接口(wrd本文档来自技高网...

【技术保护点】
1.一种加速DDR访问效率的方法，其特征在于，所述方法包括：获取用户自定义接口的数据；对获取到的数据进行异步时钟转换；对转换后的数据进行状态转移；对转移后的数据进行仲裁处理。

【技术特征摘要】
1.一种加速DDR访问效率的方法，其特征在于，所述方法包括：获取用户自定义接口的数据；对获取到的数据进行异步时钟转换；对转换后的数据进行状态转移；对转移后的数据进行仲裁处理。2.根据权利要求1所述的一种加速DDR访问效率的方法，其特征在于，所述获取用户自定义接口的数据的步骤中，所述用户自定义接口包括读命令自定义接口、写命令自定义接口、写响应自定义接口、读命令自定义接口以及读数据自定义接口。3.根据权利要求1所述的一种加速DDR访问效率的方法，其特征在于，所述获取用户自定义接口的数据的步骤中，所述用户自定义接口还包括缓存管理、闪存控制器以及非易失性内存接口规范。4.根据权利要求1所述的一种加速DDR访问效率的方法，其特征在于，所述方法还包括：获取总线数据；提取有效信息并发送。5.根据权利要求4述的一种加速DDR访问效率的方法，其特征在于，所述总线数据为AXI总线数据。6.一种加速DDR访问效率的装置，其特征在于，所述...

【专利技术属性】
技术研发人员：彭杨群，李湘锦，张鹏，
申请(专利权)人：深圳忆联信息系统有限公司，
类型：发明
国别省市：广东,44