生成及检查四元伪随机二进制序列制造技术

一种装置(100、200)和方法(160、270)大体涉及四元伪随机二进制序列(“QPRBS”)的生成和检查。在装置(100)中，有一个伪随机二进制序列(“PRBS”)生成器(10)，所述伪随机二进制序列生成器被配置成接收待生成的PRBS(14)的种子(111)。掩码生成器(110)被配置为生成与PRBS(14)对应的掩码输出(115)。所述PRBS生成器(10)和所述掩码生成器(110)都被配置为相对于彼此进行按序操作。掩码电路(117)被配置为接收所述掩码输出(115)和所述PRBS(14)，以用所述掩码输出(115)对所述PRBS(14)进行逐位掩码来生成QPRBS(105)。

【技术实现步骤摘要】
【国外来华专利技术】生成及检查四元伪随机二进制序列
以下描述涉及集成电路(IC)器件。更具体来讲，以下描述涉及生成及检查IC中的四元伪随机二进制序列(quaternarypseudorandomsequence)。
技术介绍
脉冲幅度调制(PAM)是物理链路层等高速应用的常用机制，其中PAM2(也称为NRZ)是最常用于支持高达28千兆位/秒(Gbps)的串行通信。新近的PAM4被建议在超过28Gbps的高速通信链路中使用，PAM4使用四个不同的幅度电平(例如，-1、-1/3、+1/3，+1伏特)，每个幅度电平由两个比特的组合来表示(例如，00、01、10、11)。要测试高速通信链路，测试图案可由发送器通过这样的通信链路来发送，用于接收和检查接收器的错误。因此，这种测试图案可用于确定信道损耗、符号间干扰(例如，串扰)以及可能对错误率有影响的其他因素的影响。伪随机二进制序列(PRBS)通常用作PAM2/NRZ的测试图案。但是，映射到PAM4时的PRBS图案可能导致较差的基线漂移和时钟内容。也有人建议使用四元伪随机二进制序列(QPRBS)来产生PAM4的测试图案以实现类似的随机特性。因此，提供了具有生成QPRBS和/或检查通信的QPRBS的能力的IC是有必要和有益的。
技术实现思路
一种装置大体涉及生成四元伪随机二进制序列QPRBS。在该装置中，有一个伪随机二进制序列PRBS生成器，所述PRBS生成器被配置为接收待生成的PRBS的种子。掩码生成器被配置为生成与PRBS对应的掩码输出。所述PRBS生成器和所述掩码生成器被配置为相对于彼此进行按序操作。掩码电路被配置为接收所述掩码输出和所述PRBS，以用所述掩码输出对所述PRBS进行逐位掩码来生成所述QPRBS。可选地，所述掩码生成器可包括第一计数器和加法器，所述第一计数器被配置为接收计数值并提供前馈计数，所述加法器被配置为将所述前馈计数与所述掩码输出的整数宽度值相加，以递增所述前馈计数来提供反馈计数。所述第一计数器可被配置为接收所述反馈计数，以按序提供作为所述前馈计数。第二计数器可被配置为接收所述反馈计数，以用所述宽度值取模来提供余数(countmodulusthewidthvaluetoprovidearemainder)，以及组合电路可被配置为接收所述反馈计数，以确定是否到达所述PRBS的末端来断言序列重置。可选地，所述组合电路可包括比较器，所述比较器被配置为接收所述反馈计数，用于将所述反馈计数中的第k位位置值与指示所述反馈计数大于2^k-1的逻辑值进行比较，其中，PRBS为PRBS-k大小的版本，k为整数。所述比较器可被配置为响应于所述反馈计数中的第k位位置等于所述逻辑值而断言所述序列复位。可选地，所述第一计数器和所述第二计数器可被配置为接收所述序列复位以复位所述第一计数器和所述第二计数器。所述第一计数器可被配置为接收所述余数以递增所述计数值，从而在响应于断言所述序列复位而在复位之后重新提供所述前馈计数。可选地，所述掩码生成器可包括位掩码移位器，所述位掩码移位器被配置为输出预掩码输出并接收所述余数。所述位掩码移位器还可被配置为在非转换状态期间输出全逻辑0或全逻辑1并响应于所述余数指示在所述整数宽度值内从所述PRBS发生器输出的相邻PRBS之间的重叠而移入多个逻辑0或逻辑1，以在转换状态期间提供所述预掩码输出。极性反转器可被配置为接收所述序列复位，以反转所述预掩模输出的当前极性来提供所述掩码输出。可选地，所述组合电路可以是第一组合电路，所述掩码电路可以是第二组合电路。所述第二组合电路可被配置为接收来自所述极性反转器的掩码输出并接收来自所述PRBS生成器的PRBS，以对所述PRBS一次至少一个符号地进行逐位掩码来生成所述QPRBS。可选地，所述组合电路可包括多个异或XOR门，所述多个异或门被配置为将所述至少一个符号的每个比特与从所述极性反转器输出的掩码的相应比特进行逐位异或运算。一种装置大体涉及检查QPRBS。在该装置中，PRBS生成器被配置为接收待生成的PRBS的种子。掩码生成器被配置成接收所述PRBS的计数值，以生成掩码输出。所述PRBS生成器和所述掩码生成器被配置为相对于彼此进行按序操作。第一掩码电路被配置为接收所述掩码输出和所述PRBS，以用所述掩码输出对所述PRBS进行逐位掩码来生成QPRBS。选择电路被配置为接收数据，以选择性地反转所接收的数据来输出作为所述种子。控制器被配置为响应于错误掩码而控制所述QPRBS生成器的操作并从所述选择电路中选择所述种子输出。第二掩码电路被配置为接收所述数据和所述PRBS，以用所述QPRBS对所接收的数据进行逐位掩码来生成所述错误掩码。可选地，所述第二掩码电路可以是错误掩码电路，所述错误掩码电路被配置为在每个所述QPRBS和所述数据的时间内对至少一个符号进行逐位掩码，以生成所述错误掩码。可选地，所述控制器可以是有限状态机，所述有限状态机被配置为响应于所述错误掩码而检查所接收的数据中的反转。可选地，所述有限状态机可被配置为确定余数中的一些逻辑1以提供1的计数、将所述1的计数加载到所述掩码生成器的序列位置计数器中作为设定计数，并反转所述掩码生成器的极性。一种方法大体涉及生成QPRBS。在该装置中，PRBS生成器获得待生成的PRBS的种子。使用掩码生成器来接收计数值。使用所述PRBS生成器来生成所述PRBS。使用所述掩码生成器来生成所述PRBS的掩码输出。将所述PRBS发生器和所述掩码发生器按序一起操作，以生成所述PRBS和所述掩码输出。使用掩码电路对具有所述掩码输出的PRBS进行逐位掩码，以生成所述QPRBS。可选地，所述生成所述掩码输出可包括：通过计数器来获得所述计数值、使用所述计数器来生成前馈计数、使用加法器按宽度值来递增所述前馈计数，以及确定递增的所述前馈计数是否指示所述PRBS的末端。当未确定指示所述PRBS的末端时，所述生成还可包括通过所述计数器来接收递增的所述前馈计数作为反馈计数，用于所述递增的另一次迭代。可选地，所述生成掩码输出可包括：当确定指示所述PRBS的末端时，将余数设置为以所述宽度值对所述递增的计数取模(settingaremaindertotheincrementedcountmodulusofthewidthvalue)，并反转与所述PRBS相关的极性。可选地，所述生成掩码输出可包括响应于所述余数来移位位掩码，并将所述反转的极性应用于所述位移位的位掩码，用于提供所述掩码输出。可选地，所述QPRBS可以是接收器生成的QPRBS，所述方法还可包括根据所述接收器生成的QPRBS来检查接收器接收的QPRBS。可选地，所述检查可包括选择性地反转所述接收器接收的QPRBS用于输入到所述PRBS生成器中作为待生成的所述接收器生成的QPRBS的种子、使用没有进行第一极性反转的所述接收器接收的QPRBS，以及使用具有相对所述第一极性而反转为第二极性的所述接收器接收的QPRBS。可选地，所述检查可包括将所述接收器接收的QPRBS的第一部分与所述接收器生成的QPRBS的第二部分进行逐位比较，以提供错误掩码。当所述接收器接收的QPRBS的第一部分匹配所述接收器生成的QPRBS的第二部分时，所述检查可包括检测所述接收器接收的QP本文档来自技高网...

【技术保护点】
1.一种用于生成四元伪随机二进制序列QPRBS的装置，其特征在于，所述装置包括：伪随机二进制序列PRBS生成器，所述伪PRBS生成器被配置为接收待生成的PRBS的种子；掩码生成器，所述掩码生成器被配置为生成与PRBS对应的掩码输出；所述PRBS生成器和所述掩码生成器被配置为相对于彼此进行按序操作；以及掩码电路，所述掩码电路被配置为接收所述掩码输出和所述PRBS，以用所述掩码输出对所述PRBS进行逐位掩码来生成所述QPRBS。

【技术特征摘要】
【国外来华专利技术】2016.05.09 US 15/149,9371.一种用于生成四元伪随机二进制序列QPRBS的装置，其特征在于，所述装置包括：伪随机二进制序列PRBS生成器，所述伪PRBS生成器被配置为接收待生成的PRBS的种子；掩码生成器，所述掩码生成器被配置为生成与PRBS对应的掩码输出；所述PRBS生成器和所述掩码生成器被配置为相对于彼此进行按序操作；以及掩码电路，所述掩码电路被配置为接收所述掩码输出和所述PRBS，以用所述掩码输出对所述PRBS进行逐位掩码来生成所述QPRBS。2.根据权利要求1所述的装置，其特征在于，所述掩码生成器包括：第一计数器，所述第一计数器被配置为接收计数值并提供前馈计数；加法器，所述加法器将所述前馈计数与所述掩码输出的整数宽度值相加，以递增所述前馈计数来提供反馈计数；所述第一计数器被配置为接收所述反馈计数，以按序提供作为所述前馈计数；第二计数器，所述第二计数器被配置为接收所述反馈计数，以用所述宽度值取模来提供余数；以及组合电路，所述组合电路被配置为接收所述反馈计数，以确定是否到达所述PRBS的末端来断言序列重置。3.根据权利要求2所述的装置，其特征在于，所述组合电路包括：比较器，所述比较器被配置为接收所述反馈计数，用于将所述反馈计数中的第k位位置值与指示所述反馈计数大于2^k-1的逻辑值进行比较，其中，PRBS为PRBS-k大小的PRBS版本，k为整数；以及所述比较器被配置为响应于所述反馈计数中的第k位位置等于所述逻辑值而断言所述序列复位。4.根据权利要求2所述的装置，其特征在于：所述第一计数器和所述第二计数器被配置为接收所述序列复位以复位所述第一计数器和所述第二计数器；以及所述第一计数器被配置为接收所述余数以递增所述计数值，从而响应于断言所述序列复位而在复位之后重新提供所述前馈计数。5.根据权利要求2所述的装置，其特征在于，所述掩码生成器包括：位掩码移位器，所述位掩码移位器被配置为输出预掩码输出并接收所述余数；所述位掩码移位器还被配置为在非转换状态期间输出全逻辑0或全逻辑1，以及响应于所述余数指示在所述整数宽度值内从所述PRBS发生器输出的相邻PRBS之间的重叠而移入多个逻辑0或逻辑1，以在转换状态期间提供所述预掩码输出；以及极性反转器，所述极性反转器被配置为接收所述序列复位，以反转所述预掩模输出的当前极性来提供所述掩码输出。6.根据权利要求5所述的装置，其特征在于：所述组合电路是第一组合电路；所述掩码电路是第二组合电路；以及所述第二组合电路被配置为接收来自所述极性反转器的掩码输出并接收来自所述PRBS生成器的PRBS，以对所述PRBS一次至少一个符号地进行逐位掩码来产生所述QPRBS。7.根据权利要求6所述的装置，其特征在于，所述组合电路包括多个异或XOR门，所述多个异或门被配...

【专利技术属性】
技术研发人员：W·林，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国,US