用于解决电迁移的布局构造制造技术

公开了用于解决电迁移的布局构造。一互连层面上的第一互连将CMOS器件的第一PMOS漏极子集连接在一起。该互连层面上的第二互连将第二PMOS漏极子集连接在一起。第二PMOS漏极子集不同于第一PMOS漏极子集。第一互连和第二互连在该互连层面上断开。该互连层面上的第三互连将CMOS器件的第一NMOS漏极子集连接在一起。该互连层面上的第四互连将第二NMOS漏极子集连接在一起。第二NMOS漏极子集不同于第一NMOS漏极子集。第三互连和第四互连在该互连层面上断开。第一、第二、第三和第四互连通过至少一个其它互连层面耦合在一起。

Layout structure for solving electromigration

A layout structure for solving electromigration is disclosed. The first interconnection at the interconnection level connects the first PMOS drain subset of CMOS devices. The second interconnection at the interconnection level connects the second PMOS drain subset together. The second PMOS drain subset is different from the first PMOS drain subset. The first interconnection and the second interconnection are disconnected at the interconnection level. The third interconnection at the interconnection level connects the first NMOS drain subset of CMOS devices. The fourth interconnection at the interconnection level connects the second NMOS drain subset together. The second NMOS drain subset is different from the first NMOS drain subset. The third interconnection and the fourth interconnection are disconnected at the interconnection level. The first, second, third and fourth interconnects are coupled together through at least one other interconnection layer.

【技术实现步骤摘要】
用于解决电迁移的布局构造本申请是申请号为201480046232.9，进入中国国家阶段日期为2016年2月19日，国际申请号为PCT/US2014/052020，申请日为2014年8月21日，名为“用于解决电迁移的布局构造”申请的分案申请。
本公开一般涉及布局构造，尤其涉及用于解决互补金属氧化物半导体(CMOS)器件中的电迁移(EM)的布局构造。
技术介绍
EM是因导电电子与漫射金属原子之间的动量传递而引起的离子在导体中的渐进式运动。EM可导致连接的最终丢失或者集成电路(IC)的故障，并由此降低IC的可靠性。相应地，需要布局CMOS器件以便解决EM的方法。进一步，需要具有用于解决EM的布局构造的CMOS器件。
技术实现思路
在本公开的一方面，提供了一种CMOS器件，该CMOS器件包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管。该CMOS器件包括在一互连层面上将这些PMOS漏极的第一PMOS漏极子集连接在一起的第一互连。该CMOS器件进一步包括在该互连层面上将这些PMOS漏极的第二PMOS漏极子集连接在一起的第二互连。第二PMOS漏极子集不同于第一PMOS漏极子集。第一互连和第二互连在第一互连层面上断开。该CMOS器件进一步包括在该互连层面上将这些NMOS漏极的第一NMOS漏极子集连接在一起的第三互连。该CMOS器件进一步包括在该互连层面上将这些NMOS漏极的第二NMOS漏极子集连接在一起的第四互连。第二NMOS漏极子集不同于第一NMOS漏极子集。第三互连和第四互连在该互连层面上断开。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连层面耦合在一起。在本公开的一方面，提供了一种布局CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。在一互连层面上将第一PMOS漏极子集与第一互连互连。在该互连层面上将第二PMOS漏极子集与第二互连互连。第二PMOS漏极子集在该互连层面上与第一PMOS漏极子集断开。在该互连层面上将第一NMOS漏极子集与第三互连互连。在该互连层面上将第二NMOS漏极子集与第四互连互连。第二NMOS漏极子集在该互连层面上与第一NMOS漏极子集断开。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连层面耦合在一起。在本公开的一方面中，提供了一种操作CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。第一电流从在一互连层面上与第一互连互连的第一PMOS漏极子集流动。第二电流从在该互连层面上与第二互连互连的第二PMOS漏极子集流动。第二PMOS漏极子集在该互连层面上与第一PMOS漏极子集断开。第三电流向在该互连层面上与第三互连互连的第一NMOS漏极子集流动。第四电流向在该互连层面上与第四互连互连的第二NMOS漏极子集流动。第二NMOS漏极子集在该互连层面上与第一NMOS漏极子集断开。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连层面耦合在一起。在CMOS器件接收到低输入之际，第一电流和第二电流通过至少一个其它互连层面流向CMOS器件的输出。在CMOS器件接收到高输入之际，第三电流和第四电流从CMOS器件的输出通过至少一个其它互连层面流动。在本公开的一方面，提供了一种CMOS器件，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。该CMOS器件包括在一互连层面上在一长度方向上延伸的第一互连以将这些PMOS漏极连接在一起。该CMOS器件进一步包括在该互连层面上在该长度方向上延伸的第二互连以将这些NMOS漏极连接在一起。该CMOS器件进一步包括在至少一个附加互连层面上将第一互连和第二互连耦合在一起的一组互连。该CMOS器件进一步包括在该互连层面上垂直于该长度方向延伸且与该组互连偏移的第三互连以将第一互连和第二互连连接在一起。在本公开的一方面，提供了一种布局CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。PMOS漏极与在一互连层面上在一长度方向上延伸的第一互连互连。NMOS漏极与在该互连层面上在该长度方向上延伸的第二互连互连。第一互连和第二互连与至少一个附加互连层面上的一组互连互连。第一互连和第二互连与在该互连层面上垂直于该长度方向延伸且与该组互连偏移的第三互连互连。在本公开的一方面中，提供了一种操作CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。第一电流流经第一互连，第一互连在一长度方向上延伸并且在一互连层面上将PMOS漏极互连。第二电流流经第二互连，第二互连在该长度方向上延伸并且在该互连层面上将NMOS漏极互连。第三电流流经一组互连，该组互连在至少一个附加互连层面上将第一互连与第二互连互连。第四电流流经第三互连，该第三互连垂直于该长度方向延伸、与该组互连偏移、并且在该互连层面上将第一互连和第二互连互连。第五电流流经第四互连，该第四互连在该互连层面上将第一互连和第二互连互连、垂直于该长度方向延伸、并且与该组互连偏移。第三互连和第四互连在该组互连的相对侧上。在CMOS器件接收到低输入之际，第一电流通过第一互连流向该组互连的第一子集，第二电流从第三互连和第四互连通过第二互连流向该组互连的第二子集，第三电流从第一互连和第二互连流经该组互连，第四电流从第一互连通过第三互连流向第二互连，并且第五电流从第一互连通过第四互连流向第二互连。在CMOS器件接收到高输入之际，第一电流从该组互连的第一子集通过第一互连流向第三互连和第四互连，第二电流从该组互连的第二子集流经第二互连，第三电流从该组互连流向第一互连和第二互连，第四电流从第一互连通过第三互连流向第二互连，并且第五电流从第一互连通过第四互连流向第二互连。在本公开的一方面，提供了一种CMOS器件，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。该CMOS器件包括在一互连层面上将这些PMOS漏极的第一PMOS漏极子集连接在一起的第一互连。该CMOS器件包括在该互连层面上将这些PMOS漏极的第二PMOS漏极子集连接在一起的第二互连。第二PMOS漏极子集不同于第一PMOS漏极子集。第一互连和第二互连在第一互连层面上断开。该CMOS器件进一步包括在该互连层面上将这些NMOS漏极的第一NMOS漏极子集连接在一起的第三互连。该CMOS器件包括在该互连层面上将这些NMOS漏极的第二NMOS漏极子集连接在一起的第四互连。第二NMOS漏极子集不同于第一NMOS漏极子集。第三互连和第四互连在该互连层面上断开。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连层面耦合在一起。CMOS器件进一步包括第二互连层面上的第五互连。第五互连将第一互连和第二互连耦合在一起。CMOS器件进一步包括第二互连层面上的第六互连。第六互连将第三互连和第四互连耦合在一起。CMOS器件本文档来自技高网...

【技术保护点】
1.一种互补金属氧化物半导体CMOS器件，包括各自具有p型金属氧化物半导体PMOS漏极和PMOS栅极的多个PMOS晶体管以及各自具有n型金属氧化物半导体NMOS漏极和NMOS栅极的多个NMOS晶体管，每个PMOS栅极和NMOS栅极在第一方向延伸，所述CMOS器件包括：将第一多个PMOS漏极连接在一起的互连层面上的第一互连，所述第一互连在垂直于所述第一方向的第二方向上延伸；所述互连层面上的将第二多个PMOS漏极连接在一起的第二互连，所述第二多个PMOS漏极不同于所述第一多个PMOS漏极，所述第一互连和所述第二互连在所述互连层面上断开连接，所述第二互连在所述第二方向上延伸；在所述互连层面上将第一多个NMOS漏极连接在一起的第三互连，所述第三互连在所述第二方向上延伸；以及在所述互连层面上将第二多个NMOS漏极连接在一起的第四互连，所述第四互连在所述第二方向上延伸；所述第二多个NMOS漏极不同于所述第一多个NMOS漏极，所述第三互连和所述第四互连在所述互连层面上断开；其中在所述互连层面上，所述第一互连将所述第一多个PMOS漏极耦合在一起，而所述第二互连将所述第二多个PMOS漏极耦合在一起；并且将所述第一多个NMOS漏极耦合在一起的所述第三互连和将所述第二多个NMOS漏极耦合在一起的所述第四互连通过至少一个其它互连层面被耦合在一起。...

【技术特征摘要】
2013.08.23 US 13/975,0741.一种互补金属氧化物半导体CMOS器件，包括各自具有p型金属氧化物半导体PMOS漏极和PMOS栅极的多个PMOS晶体管以及各自具有n型金属氧化物半导体NMOS漏极和NMOS栅极的多个NMOS晶体管，每个PMOS栅极和NMOS栅极在第一方向延伸，所述CMOS器件包括：将第一多个PMOS漏极连接在一起的互连层面上的第一互连，所述第一互连在垂直于所述第一方向的第二方向上延伸；所述互连层面上的将第二多个PMOS漏极连接在一起的第二互连，所述第二多个PMOS漏极不同于所述第一多个PMOS漏极，所述第一互连和所述第二互连在所述互连层面上断开连接，所述第二互连在所述第二方向上延伸；在所述互连层面上将第一多个NMOS漏极连接在一起的第三互连，所述第三互连在所述第二方向上延伸；以及在所述互连层面上将第二多个NMOS漏极连接在一起的第四互连，所述第四互连在所述第二方向上延伸；所述第二多个NMOS漏极不同于所述第一多个NMOS漏极，所述第三互连和所述第四互连在所述互连层面上断开；其中在所述互连层面上，所述第一互连将所述第一多个PMOS漏极耦合在一起，而所述第二互连将所述第二多个PMOS漏极耦合在一起；并且将所述第一多个NMOS漏极耦合在一起的所述第三互连和将所述第二多个NMOS漏极耦合在一起的所述第四互连通过至少一个其它互连层面被耦合在一起。2.如权利要求1所述的器件，其特征在于，所述第一互连和所述第三互连在所述互连层面中被连接。3.如权利要求1所述的器件，其特征在于，所述第二互连和所述第四互连在所述互连层面中被连接。4.如权利要求1所述的器件，其特征在于，所述第一互连、所述第二互连、所述第三互连、和所述第四互连各自在长度上小于2μm。5.如权利要求1所述的器件，其特征在于，进一步包括：第二互连层面上的第五互连，所述第五互连将所述第一互连和所述第二互连耦合在一起；以及所述第二互连层面上的第六互连，所述第六互连将所述第三互连和所述第四互连耦合在一起。6.如权利要求5所述的器件，其特征在于，所述第五互连和所述第六互连各自在长度上小于2μm。7.如权利要求5所述的器件，其特征在于，进一步包括在第三互连层面上的第七互连，所述第七互连将所述第五互连和所述第六互连耦合在一起。8.如权利要求7所述的器件，其特征在于，所述器件的输出被连接到所述第七互连。9.如权利要求1所述的器件，其特征在于，所述CMOS器件是反相器，所述PMOS晶体管各自具有PMOS栅极和PMOS源极，所述NMOS晶体管各自具有NMOS栅极和NMOS源极，所述NMOS晶体管的所述NMOS源极被耦合在一起，所述PMOS晶体管的所述PMOS源极被耦合在一起，所述PMOS晶体管的所述PMOS栅极与所述NMOS晶体管的所述NMOS栅极被耦合在一起。10.如权利要求1所述的器件，其特征在于，进一步包括：在所述互连层面上将所述PMOS漏极的不同子集连接在一起的第一组互连，所述第一组互连包括所述第一互连、所述第二互连、以及一个或多个附加互连，所述第一组互连中的每一个互连在所述互连层面上与所述第一组互连中的其它互连断开；以及在所述互连层面上将所述NMOS漏极的不同子集连接在一起的第二组互连，所述第二组互连包括所述第三互连、所述第四互连、以及一个或多个附加互连，所述第二组互连中的每一个互连在所述互连层面上与所述第二组互连中的其它互连断开。11.如权利要求10所述的器件，其特征在于，所述第一组互连和所述第二组互连中的每个互连在长度上小于2μm。12.如权利要求10所述的器件，其特征在于，进一步包括：第二互连层面上的第三组互连，所述第三组互连中的每一个互连将所述第一组互连中的不同的互连耦合在一起；以及第二互连层面上的第四组互连，所述第四组互连中的每一个互连将所述第二组互连中的不同的互连耦合在一起。13.如权利要求12所述的器件，其特征在于，所述第三组互连和所述第四组互连中的每个互连在长度上小于2μm。14.如权利要求12所述的器件，其特征在于，进一步包括第三互连层面上的第五组互连，所述第五组互连中的每一个互连将包括来自所述第三组互连的一互连和来自所述第四组互连的一互连的不同互连连接在一起，所述第五组互连中的每一个互连被耦合在一起。15.如权利要求9所述的器件，其特征在于，进一步包括：在第二互连层面上的第三组互连，所述第三组互连的第一子集将所述第一组互连的第一子集中的不同互连耦合在一起，所述第三组互连的第二子集将所述第一组互连的第二子集中的不同互连耦合在一起；以及在所述第二互连层面上的第四组互连，所述第四组互连的第一子集将所述第二组互连的第一子集中的不同互连耦合在一起，所述第四组互连的第二子集将所述第二组互连的第二子集中的不同互连耦合在一起。16.如权利要求15所述的器件，其特征在于，所述第三组互连和所述第四组互连中的每个互连在长度上小于2μm。17.如权利要求15所述的器件，其特征在于，进一步包括第三互连层面上的第五互连，所述第五互连将所述第三组互连中的每一个互连耦合至所述第四组互连中的每一个互连。18.如权利要求1所述的器件，其特征在于，所述第一互连和所述第二互连在所述第一互连和所述第二互连的长度方向上共线，并且所述第三互连和所述第四互连在所述第三互连和所述第四互连的长度方向上共线。19.一种互补金属氧化物半导体CMOS器件，包括各自具有p型金属氧化物半导体PMOS漏极和PMOS栅极的多个PMOS晶体管以及各自具有n型金属氧化物半导体NMOS漏极和NMOS栅极的多个NMOS晶体管，每个PMOS栅极和NMOS栅极在第一方向延伸，所述CMOS器件包括：用于在互连层面上将第一多个PMOS漏极与第一互连进行互连的装置，所述用于互连所述第一多个PMOS漏极的装置在垂直于第一方向的第二方向上延伸；用于在所述互连层面上将第二多个PMOS漏极与第二互连进行互连的装置，所述第二多个PMOS漏极与所述互连层面上的所述第一多个PMOS漏极不同，所述用于互连所述第二多个PMOS漏极的装置在第二方向上延伸；用于在所述互连层面上将第一多个NMOS漏极与第三互连进行互连的装置，所述用于互连所述第一多个NMOS漏极的装置在所述第二方向上延伸；以及用于在所述互连层面上将第二多个NMOS漏极与第四互连进行互连的装置，所述用于互连所述第二多个NMOS漏极的装置在第二方向上延伸，所述第二多个NMOS漏极与所述互连层面上的所述第一多个NMOS漏极不同，其中在所述互连层面上，所述第一互连将所述第一多个PMOS漏极耦合在一起而所述第二互连将所述第二多个PMOS漏极耦合，并且将所述第一多个NMOS漏极耦合在一起的所述第三互连和将所述第二多个NMOS漏极耦合在一起的所述第四互连通过至少一个其它互连层面被耦合在一起。2...

【专利技术属性】
技术研发人员：S·H·拉苏里，A·达塔，O·翁，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US