高基数子集代码乘法器架构制造技术

提供了用于增强软乘法器实现方式的性能/效率的系统、方法和设备。更具体地，提供了用于利用高基数子集代码架构来实现软乘法器的方法。本文提供的技术实现了更小的乘法器，其占用更小的面积、改进封装、消耗更少的功率、并且改进集成电路上的路由选择。

【技术实现步骤摘要】
高基数子集代码乘法器架构相关申请的交叉引用本申请是要求于2017年6月20日提交的题为“HighRadixSubsetCodeMultiplierArchitecture”的美国临时专利申请第62/522,546号的优先权的非临时申请，该申请通过引用并入本文。
本公开一般地涉及集成电路，诸如现场可编程门阵列(FPGA)。更具体地，本公开涉及在集成电路(例如，FPGA)上实现的软乘法器逻辑。
技术介绍
该部分旨在向读者介绍可以与本公开内容的各个方面有关的领域的各个方面，本公开内容将在下文进行说明和/或要求保护。本论述被认为有助于向读者提供用于促进本公开的各个方面的更佳理解的背景信息。因此，应当理解的是，这些陈述应从这个角度来理解，而不承认为现有技术。机器学习正变为越来越重要的应用领域。例如，机器学习可用在自然语言处理、对象识别、生物信息学和经济性以及其它领域和应用。因此，跨越包括FPGA、专用标准产品(ASSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)等在内的不同类型的平台的改进的机器学习实现方式可能是需要的。在机器学习中所涉及的很多计算都是基于推论的本文档来自技高网...

【技术保护点】
1.一种可编程逻辑器件，包括：乘数编码，其包括一个或多个编码的乘数值；以及乘法器，其被配置为基于所述乘数编码来执行乘法运算，其中，所述乘法器跳过针对所述编码的乘数值的子集的实现。

【技术特征摘要】
2017.06.20 US 62/522,546;2017.09.28 US 15/718,9781.一种可编程逻辑器件，包括：乘数编码，其包括一个或多个编码的乘数值；以及乘法器，其被配置为基于所述乘数编码来执行乘法运算，其中，所述乘法器跳过针对所述编码的乘数值的子集的实现。2.如权利要求1所述的可编程逻辑器件，其中，所述乘数编码中的最高编码的乘数值中的一个或多个包括所述编码的乘数值的子集。3.如权利要求1或2中的任一项所述的可编程逻辑器件，其中，所述乘数编码是Booth基数8编码。4.如权利要求3所述的可编程逻辑器件，其中，用于+4、-4或其组合的所述乘数编码包括所述编码的乘数值的子集。5.如权利要求1、2或3中的任一项所述的可编程逻辑器件，其中，来自所述乘法器的结果小于针对用于所述乘法器的一个或多个输入的常量值。6.如权利要求5所述的可编程逻辑器件，其中，所述结果与所述常量值之间的差被输出作为独立信号。7.如权利要求6所述的可编程逻辑器件，其中，所述独立信号是用于所述乘法器的输入。8.如权利要求1、2、3或5中的任一项所述的可编程逻辑器件，其中，所述乘法运算包括加法运算、移位运算或它们的组合。9.如权利要求1、2、3、5或8中的任一项所述的可编程逻辑器件，其中，所述乘数编码是带符号的并且是关于0值对称的。10.如权利要求1、2、3、5、8或9中的任一项所述的可编程逻辑器件，包括多个乘法器并且包括用于基于一组编码的乘数值来处理所述乘法运算的电路，其中，来自所述电路的结果选择性地复用到来自所述多...

【专利技术属性】
技术研发人员：M·朗哈默尔，G·贝克勒，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US