一种基于硬件实现的CPU故障告警电路制造技术

本实用新型专利技术公开了一种基于硬件实现的CPU故障告警电路，属于CPU故障告警技术领域。包括中央处理器CPU的INT引脚、中央处理器CPU的MAIN引脚、基于INT引脚输出信号的中央处理器CPU故障判断电路、基于MAIN引脚输出信号的中央处理器CPU故障判断电路和报警信号输出电路；两个中央处理器CPU故障判断电路结构相同，包括脉冲信号发生器U5，或门运算电路U3及脉冲计数器U4，脉冲计数器U4的计数脉冲输入端接收或门运算电路U3的运算结果输出端信号，第一运算信号输入端接收脉冲信号发生器U5所发出的脉冲信号，第二运算信号输入端接收脉冲计数器U4的其中一个脉冲计数输出信号引脚发出的信号。它具有结构简单、参数可整定、判断信号可扩展组合、输出可靠、成本低等特点。

【技术实现步骤摘要】
一种基于硬件实现的CPU故障告警电路
本技术涉及CPU故障告警

技术介绍
在监控设备与电力保护设备的电路中，一般都有常见的外围功能模块的监测电路，例如：掉电报警、温度过热报警、过流过压报警、通讯故障报警、存储设备报警等。这些报警全是在主CPU正常工作下，由CPU监视，当出现故障时发出报警信号，如果CPU发生损坏性故障，这时看门狗电路已经不起作用，以至于整个装置都处于失控状态，如果是保护设备由于CPU损坏，又没有向后台发出警告信号，当发生故障时根本起不到保护作用，因而可能造成巨大的人身伤害与经济损失！
技术实现思路
本技术要解决的技术问题是提供一种基于硬件实现的CPU故障告警电路，它具有结构简单、参数可整定、判断信号可扩展组合、输出可靠、成本低等特点。为解决上述技术问题，本技术所采取的技术方案是：一种基于硬件实现的CPU故障告警电路，包括中央处理器CPU的INT引脚、中央处理器CPU的MAIN引脚、基于INT引脚输出信号的中央处理器CPU故障判断电路、基于MAIN引脚输出信号的中央处理器CPU故障判断电路和报警信号输出电路；两个中央处理器CPU故障判断电路结构相同，包括脉冲信号发生器U5，或门运算电路U3及脉冲计数器U4，或门运算电路U3包括第一运算信号输入端、第二运算信号输入端和运算结果输出端，脉冲计数器U4的计数脉冲输入端接收或门运算电路U3的运算结果输出端信号，第一运算信号输入端接收脉冲信号发生器U5所发出的脉冲信号，第二运算信号输入端接收脉冲计数器U4的其中一个脉冲计数输出信号引脚发出的(高电平)信号，该脉冲计数输出信号引脚发出(高电平)信号的时间大于判断故障时间的阈值，该脉冲计数输出信号引脚所输出的(高电平)信号为中央处理器CPU故障判断电路的信号输出端两个中央处理器CPU故障判断电路的信号输出端所输出的信号以″或″的逻辑关系控制报警信号输出电路产生报警信号，脉冲计数器U4的复位脉冲输入端为中央处理器CPU故障判断电路的信号输入端；基于INT引脚输出信号的中央处理器CPU故障判断电路的信号输入端接收中央处理器CPU的INT引脚输出信号；基于MAIN引脚输出信号的中央处理器CPU故障判断电路的信号输入端接收中央处理器CPU的MAIN引脚输出信号；基于INT引脚输出信号的中央处理器CPU故障判断电路的判断故障时间阈值为中央处理器CPU的INT引脚的信号输出周期，基于MAIN引脚输出信号的中央处理器CPU故障判断电路的判断故障时间阈值为中央处理器CPU的MAIN引脚的信号输出周期。本技术进一步改进在于：报警信号输出电路包括二极管D2和二极管D4，二极管D2和二极管D4的正极节点为报警信号输出电路信号输入端，分别接收两个中央处理器CPU故障判断电路的信号输出端所输出的信号，二极管D2和二极管D4的负极经电阻R31与NPN型开关三极管Q10的基极连接，三极管Q10的集电极和发射极串接于报警装置的供电回路中。报警信号输出电路包括光电耦合器，光电耦合器的信号输入端为报警信号输出电路信号输入端，光电耦合器的信号输出端串接于继电器线圈的供电回路中，继电器的常开触点串接于报警装置的供电回路中。脉冲信号发生器U5的信号发生频率为512HZ。采用上述技术方案所产生的有益效果在于：中央处理器CPU在正常工作时将发出周期性的INT信号和MAIN信号，当其出现故障时INT信号和MAIN信号则会停止发送，本技术巧妙地运用了这一特点作为判断中央处理器CPU是否发生故障的依据，通过基于INT引脚输出信号的中央处理器CPU故障判断电路和基于MAIN引脚输出信号的中央处理器CPU故障判断电路分别监测INT信号和MAIN信号，当这两个信号在工作周期内未发出时，则产生持续报警信号控制报警信号输出电路产生报警信号，两个中央处理器CPU故障判断电路的信号输出端所输出的信号以″或″的逻辑关系控制报警信号输出电路产生报警信号，进一步提高了工作可靠性。本技术实现成本低、安全可靠、解决了中央处理器CPU损坏后无法实现告警问题。附图说明图1是本技术的电路结构示意图；图2是图1中基于INT引脚输出信号的中央处理器CPU故障判断电路；图3是图1中基于MAIN引脚输出信号的中央处理器CPU故障判断电路；图4是图1中报警信号输出电路；图5是另一种报警信号输出电路。具体实施方式下面将结合附图和具体实施例对本技术进行进一步详细说明。如图1、图2和图3所示，本实施例包括中央处理器CPU(型号：STM32F103VCT6)的INT引脚、中央处理器CPU的MAIN引脚、基于INT引脚输出信号的中央处理器CPU故障判断电路、基于MAIN引脚输出信号的中央处理器CPU故障判断电路和报警信号输出电路两个中央处理器CPU故障判断电路结构相同，包括脉冲信号发生器U5(型号：FM31256），计数脉冲由FM31256时钟芯片内部自带的512Hz的脉冲电路提供，即每个脉冲为1.9531ms，此电路不受CPU控制是独立的电路，或门运算电路U3(型号：74HC32)，或门比较电路由74HC32四组2输入或门组成，此电路只用其中的两组，每组输入两个信号即512Hz脉冲输入信号、输出钳位信号(MAIN_4S、INT_4S)及脉冲计数器U4(型号：CD4046)，由两个CD4046串行计数芯片构成，一个为中断超时报警输出，另一个为主程序超时报警输出；CD046主要有计数脉冲输入引脚(CLK)、复位引脚(RST)、计数输出引脚(Q0～Q12)，或门运算电路U3包括第一运算信号输入端、第二运算信号输入端和运算结果输出端，脉冲计数器U4的计数脉冲输入端接收或门运算电路U3的运算结果输出端信号，第一运算信号输入端接收脉冲信号发生器U5所发出的脉冲信号，第二运算信号输入端接收脉冲计数器U4的其中一个脉冲计数输出信号引脚发出的(高电平)信号，该脉冲计数输出信号引脚发出(高电平)信号的时间大于判断故障时间的阈值，该脉冲计数输出信号引脚所输出的(高电平)信号为中央处理器CPU故障判断电路的信号输出端，两个中央处理器CPU故障判断电路的信号输出端所输出的信号以″或″的逻辑关系控制报警信号输出电路产生报警信号，脉冲计数器U4的复位脉冲输入端为中央处理器CPU故障判断电路的信号输入端；基于INT引脚输出信号的中央处理器CPU故障判断电路的信号输入端接收中央处理器CPU的INT引脚输出信号；基于MAIN引脚输出信号的中央处理器CPU故障判断电路的信号输入端接收中央处理器CPU的MAIN引脚输出信号；基于INT引脚输出信号的中央处理器CPU故障判断电路的判断故障时间阈值为中央处理器CPU的INT引脚的信号输出周期，基于MAIN引脚输出信号的中央处理器CPU故障判断电路的判断故障时间阈值为中央处理器CPU的MAIN引脚的信号输出周期。如图4所示，报警信号输出电路包括二极管D2和二极管D4，二极管D2和二极管D4的正极节点为报警信号输出电路信号输入端，分别接收两个中央处理器CPU故障判断电路的信号输出端所输出的信号，二极管D2和二极管D4的负极经电阻R31与NPN型开关三极管Q10的基极连接，三极管Q10的集电极和发射极串接于报警装置的供电回路中。如图5所示，报警信本文档来自技高网...

【技术保护点】
1.一种基于硬件实现的CPU故障告警电路，其特征在于：包括中央处理器CPU的INT引脚、中央处理器CPU的MAIN引脚、基于INT引脚输出信号的中央处理器CPU故障判断电路、基于MAIN引脚输出信号的中央处理器CPU故障判断电路和报警信号输出电路；两个所述中央处理器CPU故障判断电路结构相同，包括脉冲信号发生器U5，或门运算电路U3及脉冲计数器U4，所述或门运算电路U3包括第一运算信号输入端、第二运算信号输入端和运算结果输出端，所述脉冲计数器U4的计数脉冲输入端接收所述或门运算电路U3的运算结果输出端信号，所述第一运算信号输入端接收脉冲信号发生器U5所发出的脉冲信号，所述第二运算信号输入端接收脉冲计数器U4的其中一个脉冲计数输出信号引脚发出的信号，该所述脉冲计数输出信号引脚发出信号的时间大于判断故障时间的阈值，该所述脉冲计数输出信号引脚所输出的信号同时为所述中央处理器CPU故障判断电路的信号输出端，两个所述中央处理器CPU故障判断电路的信号输出端所输出的信号以″或″的逻辑关系控制所述报警信号输出电路产生报警信号，所述脉冲计数器U4的复位脉冲输入端为所述中央处理器CPU故障判断电路的信号输入端；所述基于INT引脚输出信号的中央处理器CPU故障判断电路的信号输入端接收所述中央处理器CPU的INT引脚输出信号；所述基于MAIN引脚输出信号的中央处理器CPU故障判断电路的信号输入端接收所述中央处理器CPU的MAIN引脚输出信号；所述基于INT引脚输出信号的中央处理器CPU故障判断电路的判断故障时间阈值为中央处理器CPU的INT引脚的信号输出周期，所述基于MAIN引脚输出信号的中央处理器CPU故障判断电路的判断故障时间阈值为中央处理器CPU的MAIN引脚的信号输出周期。...

【技术特征摘要】
1.一种基于硬件实现的CPU故障告警电路，其特征在于：包括中央处理器CPU的INT引脚、中央处理器CPU的MAIN引脚、基于INT引脚输出信号的中央处理器CPU故障判断电路、基于MAIN引脚输出信号的中央处理器CPU故障判断电路和报警信号输出电路；两个所述中央处理器CPU故障判断电路结构相同，包括脉冲信号发生器U5，或门运算电路U3及脉冲计数器U4，所述或门运算电路U3包括第一运算信号输入端、第二运算信号输入端和运算结果输出端，所述脉冲计数器U4的计数脉冲输入端接收所述或门运算电路U3的运算结果输出端信号，所述第一运算信号输入端接收脉冲信号发生器U5所发出的脉冲信号，所述第二运算信号输入端接收脉冲计数器U4的其中一个脉冲计数输出信号引脚发出的信号，该所述脉冲计数输出信号引脚发出信号的时间大于判断故障时间的阈值，该所述脉冲计数输出信号引脚所输出的信号同时为所述中央处理器CPU故障判断电路的信号输出端，两个所述中央处理器CPU故障判断电路的信号输出端所输出的信号以″或″的逻辑关系控制所述报警信号输出电路产生报警信号，所述脉冲计数器U4的复位脉冲输入端为所述中央处理器CPU故障判断电路的信号输入端；所述基于INT引脚输出信号的中央处理器CPU故障判断电路的信号输入端接收所述中央处理器CPU的INT引脚输出信号；所述基于MAIN...

【专利技术属性】
技术研发人员：张伟，王明俊，刘清斌，彭爱珍，赵忠林，秦宏华，
申请(专利权)人：河北博为电气股份有限公司，
类型：新型
国别省市：河北,13