三维存储装置中的阶梯区域之间的直通存储级通孔结构及其制备方法制造方法及图纸

本发明专利技术的下级金属互连结构在其上具有半导体装置的基板上方形成。半导体材料层以及电介质隔层和绝缘层的交替堆叠在所述下级金属互连结构上方形成。存储堆叠结构阵列穿过所述交替堆叠形成。沟槽穿过所述交替堆叠形成，由此使得阶梯区域位于远离距所述沟槽阈值横向距离处，而相邻的阶梯区域在距所述沟槽所述阈值横向距离内形成。所述沟槽近侧的所述电介质隔层的部分被导电层替换，而所述交替堆叠的保留部分存在于所述阶梯区域中。至少一个直通存储级通孔结构可以穿过所述电介质隔层的所述保留部分和所述绝缘层形成，以提供穿过存储级组件的竖直导电路径。

【技术实现步骤摘要】
【国外来华专利技术】三维存储装置中的阶梯区域之间的直通存储级通孔结构及其制备方法相关申请本申请要求于2016年6月7日提交的美国非临时申请序列No.15/175,450的优先权，其全部内容以引用方式并入本文中。
本公开整体涉及半导体装置领域，并且具体地涉及三维非易失性存储装置(诸如竖直NAND串和其他三维装置)及其制备方法。
技术介绍
最近，已经提出使用有时称为位成本可缩放(BiCS)架构的三维(3D)堆叠存储堆叠结构的超高密度存储装置。例如，三维NAND堆叠存储装置可以由交替的绝缘材料和间隔材料层堆叠的阵列形成，所述绝缘材料和间隔材料层形成为导电层或者用导电层替换。存储器开口穿过交替堆叠形成，并且填充有存储堆叠结构，存储堆叠结构中的每一者包括竖直存储元件堆叠和竖直半导体通道。包括交替堆叠和存储堆叠结构的存储级组件在基板上方形成。导电层可以用作3DNAND堆叠存储装置的字线，并且覆盖存储堆叠结构阵列的位线可以连接到竖直半导体通道的漏极侧端。随着三维存储装置缩小到更小的装置尺寸，外围装置的装置面积可占据总芯片面积的很大一部分。因此，期望一种提供各种外围装置诸如字线驱动电路而不显著增加总芯片尺寸的方法。此外本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：存储级组件，所述存储级组件位于半导体基板上方，并且包括导电层和绝缘层的第一部分的至少一个第一交替堆叠，并且还包括存储堆叠结构，所述存储堆叠结构竖直延伸穿过所述至少一个第一交替堆叠；多个横向伸长的接触通孔结构，所述多个横向伸长的接触通孔结构位于相应的沟槽内、竖直延伸穿过所述存储级组件，并且沿着第一水平方向横向延伸，其中所述多个横向伸长的接触通孔结构的第一子集将所述至少一个交替堆叠横向划分成多个横向间隔开的块，其中所述多个块包括三个相邻块的集，所述三个相邻块的集依次包括第一块、第二块和第三块，所述第一块、第二块和第三块沿着垂直于所述第一水平方向的第二水平方向布置；至少一个...

【技术特征摘要】
【国外来华专利技术】2016.06.07 US 15/175,4501.一种半导体结构，包括：存储级组件，所述存储级组件位于半导体基板上方，并且包括导电层和绝缘层的第一部分的至少一个第一交替堆叠，并且还包括存储堆叠结构，所述存储堆叠结构竖直延伸穿过所述至少一个第一交替堆叠；多个横向伸长的接触通孔结构，所述多个横向伸长的接触通孔结构位于相应的沟槽内、竖直延伸穿过所述存储级组件，并且沿着第一水平方向横向延伸，其中所述多个横向伸长的接触通孔结构的第一子集将所述至少一个交替堆叠横向划分成多个横向间隔开的块，其中所述多个块包括三个相邻块的集，所述三个相邻块的集依次包括第一块、第二块和第三块，所述第一块、第二块和第三块沿着垂直于所述第一水平方向的第二水平方向布置；至少一个第二交替堆叠，所述至少一个第二交替堆叠邻接所述第二块，并且包括电介质隔层和所述绝缘层的第二部分的交替层，并且所述电介质隔层中的每一者位于与相应导电层相同的等级处；和至少一个直通存储级通孔结构，所述至少一个直通存储级通孔结构包括导电材料并且竖直延伸穿过所述至少一个第二交替堆叠。2.根据权利要求1所述的半导体结构，其中：所述至少一个第二交替堆叠包括基本上竖直的凹面侧壁，所述基本上竖直的凹面侧壁包括所述电介质隔层的基本上竖直的凹面侧壁和所述绝缘层的基本上竖直的凹面侧壁；并且所述电介质隔层的所述基本上竖直的凹面侧壁彼此竖直地重合。3.根据权利要求2所述的半导体结构，其中所述电介质隔层的所述基本上竖直的凹面侧壁中的每一者与所述导电层的相应基本上竖直的凸面侧壁接触或者与所述导电层的相应基本上竖直的凸面侧壁均匀地间隔开。4.根据权利要求3所述的半导体结构，其中：所述电介质隔层的所述基本上竖直的凹面侧壁与所述沟槽中相应的最近侧沟槽基本上等距；并且所述至少一个直通存储级通孔结构从第一水平面和第二水平面竖直延伸穿过所述至少一个第二交替堆叠，所述第一水平面包括所述存储级组件的最顶面，所述第二水平表面包括所述存储级组件的最底面。5.根据权利要求4所述的半导体结构，其中所述至少一个第二交替堆叠的所述基本上竖直的凹面侧壁中的至少两者与所述至少一个交替堆叠的至少两个基本上竖直的凸面侧壁在基本上竖直的界面处在所述第二块中接触。6.根据权利要求2所述的半导体结构，其中所述至少一个第二交替堆叠还包括基本上竖直的第一平面侧壁和基本上竖直的第二平面侧壁，所述基本上竖直的第一平面侧壁和所述基本上竖直的第二平面侧壁沿着所述第一水平方向横向延伸并且沿着垂直于所述第一水平方向的第二水平方向横向间隔开所述至少一个第二交替堆叠的宽度。7.根据权利要求6所述的半导体结构，其中：所述基本上竖直的第一平面侧壁和所述基本上竖直的第二平面侧壁中的每一者与相应的最近侧横向伸长的接触通孔结构横向间隔开基本上相同的横向偏移距离；并且所述至少一个第二交替堆叠的所述至少一个基本上竖直的凹面侧壁与所述基本上竖直的第一平面侧壁和所述基本上竖直的第二平面侧壁邻接。8.根据权利要求1所述的半导体结构，其中：所述至少一个第二交替堆叠中的每一者包括台阶形表面，所述台阶形表面与相应的后向台阶形电介质材料部分的底面和侧壁面接触；并且每个电介质隔层沿着所述第一水平方向具有比任何下面的电介质隔层更小的横向范围。9.根据权利要求1所述的半导体结构，其中所述至少一个直通存储级通孔结构与所述存储级组件下面的下级金属互连结构的顶面和覆盖所述存储级组件的上级金属互连结构的底面接触。10.根据权利要求9所述的半导体结构，还包括：至少一个下级电介质层，所述至少一个下级电介质层覆盖所述半导体基板；以及平面半导体材料层，所述平面半导体材料层覆盖所述至少一个下级电介质层、位于所述存储级组件下面，并且包括水平半导体通道，所述水平半导体通道电连接到所述存储堆叠结构内的竖直半导体通道。11.根据权利要求10所述的半导体结构，还包括驱动电路半导体装置，所述驱动电路半导体装置位于所述半导体基板上，其中所述下级金属互连结构电短接到所述半导体装置的至少一个节点，并且嵌入所述至少一个下级电介质层中。12.根据权利要求11所述的半导体结构，其中所述至少一个第二交替堆叠位于所述第二块的纵向端部上并且位于所述第一块的阶梯区域和所述第三块的阶梯区域之间，所述第一块和所述第三块的每个阶梯区域包括梯级，在所述梯级中，每个下面的导电层沿着所述第一水平方向比所述存储级组件内的任何覆盖导电层延伸得更远。13.根据权利要求12所述的半导体结构，还包括字线接触通孔结构，所述字线接触通孔结构电短接到所述至少一个交替堆叠中的所述导电层，所述至少一个交替堆叠在所述第一块的所述阶梯区域中或者在所述第三块的所述阶梯区域中。14.根据权利要求13所述的半导体结构，其中：所述上级金属互连结构电短接到所述字线接触通孔结构和所述直通存储级通孔结构的相应对；所述驱动电路半导体装置包括字线切换半导体装置，所述字线切换半导体装置位于所述存储级组件或所述至少一个第二交替堆叠中的至少一者的下方；所述至少一个第一交替堆叠的所述导电层包括NAND存储装置的字线；所述存储堆叠结构中的每一者包括竖直半导体通道和存储膜，所述存储膜包括隧穿电介质和电荷存储区域；并且所述字线切换半导体装置通过所述下级金属互连结构、所述至少一个直通存储级通孔结构、所述上级金属互连结构和所述字线接触通孔结构电连接到所述字线。15.根据权利要求12所述的半导体结构，其中：所述多个横向伸长的接触通孔结构的第二子集位于所述第一块、所述第二块和所述第三块中；所述多个横向伸长的接触通孔结构的第三子集位于所述第一块和所述第三块的所述阶梯区域中；并且所述多个横向伸长的接触通孔结构的所述第三子集既在所述第一水平方向、又在所述第二水平方向上从所述多个横向伸长的接触通孔...

【专利技术属性】
技术研发人员：Z卢，J于，J阿尔斯梅尔，F富山，Y水谷，小川裕之，C葛，D毛，张艳丽，A楚，Y李，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US