阵列基板及其制造方法、显示设备、像素驱动电路、显示设备中驱动图像显示的方法技术

本申请公开了一种阵列基板。阵列基板在多个子像素区域中的每一个中包括：第一薄膜晶体管，其具有与多条栅线中的一条连接的第一栅极、与多条数据线中的一条连接的第一源极、以及与像素电极连接的第一漏极；第二薄膜晶体管，其具有第二栅极、与所述多条数据线中的所述一条连接的第二源极、以及与所述像素电极连接的第二漏极；以及第三薄膜晶体管，其具有与所述多条数据线中的所述一条连接的第三栅极、与所述多条栅线中的所述一条连接的第三源极、以及与第二栅极和多条辅助信号线中的一条连接的第三漏极。

【技术实现步骤摘要】
【国外来华专利技术】阵列基板及其制造方法、显示设备、像素驱动电路、显示设备中驱动图像显示的方法
本专利技术涉及显示技术，更具体地，涉及具有多个子像素区域的阵列基板、显示设备、像素驱动电路、用于在显示设备中驱动图像显示的方法以及制造阵列基板的方法。
技术介绍
诸如液晶显示(LCD)设备、有机发光二极管(OLED)显示设备和电泳显示(EPD)设备之类的显示设备已经广泛使用。通常，显示设备包括组装在一起的阵列基板和对置基板。阵列基板通常包括位于其显示区域中的多个子像素区域，所述多个子像素区域中的每一个受薄膜晶体管控制以进行图像显示。
技术实现思路
在一方面，本公开提供了一种具有多个子像素区域的阵列基板，包括：多条栅线，其构造为分别向所述多个子像素区域提供多个栅极扫描信号；多条数据线，其构造为分别向所述多个子像素区域提供多个数据信号；多条辅助信号线；和像素电极；其中，所述阵列基板在所述多个子像素区域中的每一个中包括：第一薄膜晶体管，其具有第一有源层、与所述多条栅线中的一条连接的第一栅极、与所述多条数据线中的一条连接的第一源极、以及与像素电极连接的第一漏极；第二薄膜晶体管，其具有第二有源层、第二栅极、与所述多条数据线中的所述一条连接的第二源极、以及与像素电极连接的第二漏极；以及第三薄膜晶体管，其具有第三有源层、与所述多条数据线中的所述一条连接的第三栅极、与所述多条栅线中的所述一条连接的第三源极、以及与第二栅极和所述多条辅助信号线中的一条连接的第三漏极。可选地，所述多条辅助信号线构造为被提供有电压电平比提供至所述多条栅线中的所述一条的栅极扫描信号的电压电平低的电压。可选地，所述多条辅助信号线中的所述一条的一部分构成第二栅极。可选地，所述多条数据线中的所述一条的一部分构成第三栅极。可选地，所述多条辅助信号线中的所述一条的一部分构成第三漏极。可选地，所述多条栅线中的所述一条的一部分构成第三源极。可选地，所述多条辅助信号线中的所述一条的一部分构成第二栅极；所述多条数据线中的所述一条的一部分构成第三栅极；所述多条辅助信号线中的所述一条的一部分构成第三漏极；并且，所述多条栅线中的所述一条的一部分构成第三源极。可选地，第一有源层、第二有源层和第三有源层中的一个或多个包括掺杂半导体材料(dopedsemiconductormaterial)；并且第三有源层比第一有源层和第二有源层掺杂得少。可选地，第一有源层包括：第一半导体子层；第一掺杂半导体子层，其位于第一半导体子层上；第二半导体子层，其位于第一掺杂半导体子层的远离第一半导体子层的一侧；以及第二掺杂半导体子层，其位于第二半导体子层的远离第一掺杂半导体子层的一侧；第三有源层包括：第三半导体子层和位于第三半导体子层上的第三掺杂半导体子层；第一半导体子层和第三半导体子层位于相同层；并且，第一掺杂半导体子层和第三掺杂半导体子层位于相同层。可选地，第一掺杂半导体子层和第三掺杂半导体子层比第二掺杂半导体子层掺杂得少。可选地，第一有源层还包括：第一绝缘子层，其位于第一掺杂半导体子层和第二半导体子层之间。可选地，第二有源层包括：第四半导体子层；第四掺杂半导体子层，其位于第四半导体子层上；第五半导体子层，其位于第四掺杂半导体子层的远离第四半导体子层的一侧；以及第五掺杂半导体子层，其位于第五半导体子层的远离第四掺杂半导体子层的一侧；其中，第一半导体子层和第四半导体子层位于相同层；第一掺杂半导体子层和第四掺杂半导体子层位于相同层；第二半导体子层和第五半导体子层位于相同层；并且，第二掺杂半导体子层和第五掺杂半导体子层位于相同层。可选地，第四掺杂半导体子层和第三掺杂半导体子层比第五掺杂半导体子层掺杂得少。可选地，第一有源层还包括：第一绝缘子层，其位于第一掺杂半导体子层和第二半导体子层之间；第二有源层还包括：第二绝缘子层，其位于第四掺杂半导体子层和第五半导体子层之间；并且，第一绝缘子层和第二绝缘子层位于相同层且包括相同材料。可选地，第一有源层、第二有源层和第三有源层位于相同层。可选地，所述阵列基板还包括公共电极；其中，所述多条辅助信号线是多条公共电极信号线；并且，公共电极连接至所述多条辅助信号线中的一条。在另一方面，本公开提供了一种显示设备，其包括本文描述的阵列基板或通过本文描述的方法制造的阵列基板。在另一方面，本公开提供了一种像素驱动电路，包括：第一薄膜晶体管，其具有与多条栅线中的一条连接的第一栅极、与多条数据线中的一条连接的第一源极、以及与像素电极连接的第一漏极；第二薄膜晶体管，其具有第二栅极、与所述多条数据线中的所述一条连接的第二源极、以及与像素电极连接的第二漏极；以及第三薄膜晶体管，其具有与所述多条数据线中的所述一条连接的第三栅极、与所述多条栅线中的所述一条连接的第三源极、以及与第二栅极和多条辅助信号线中的一条连接的第三漏极；其中，所述多条辅助信号线构造为被提供有电压电平比提供至所述多条栅线中的所述一条的栅极扫描信号的电压电平低的电压。在另一方面，本公开提供了一种用于在显示设备中驱动图像显示的方法，所述显示设备具有多个子像素，其中，所述显示设备包括：多条栅线，其构造为分别向所述多个子像素提供多个栅极扫描信号；多条数据线，其构造为分别向所述多个子像素提供多个数据信号；多条辅助信号线；和像素电极；其中，所述显示设备在所述多个子像素中的每一个中包括：第一薄膜晶体管，其具有与所述多条栅线中的一条连接的第一栅极、与所述多条数据线中的一条连接的第一源极、以及与像素电极连接的第一漏极；第二薄膜晶体管，其具有第二栅极、与所述多条数据线中的所述一条连接的第二源极、以及与像素电极连接的第二漏极；以及第三薄膜晶体管，其具有与所述多条数据线中的所述一条连接的第三栅极、与所述多条栅线中的所述一条连接的第三源极、以及与第二栅极和所述多条辅助信号线中的一条连接的第三漏极；其中，所述方法包括：通过所述多条栅线中的所述一条向第一栅极和第三源极提供栅极扫描信号；通过所述多条数据线中的所述一条向第一源极、第二源极和第三栅极提供数据信号；以及，通过所述多条辅助信号线中的所述一条向第三漏极提供公共电压信号；其中，公共电压信号的电压电平比栅极扫描信号的电压电平低。可选地，数据信号构造为导通第三薄膜晶体管，从而允许电流从第三源极流向第三漏极，从而使第二栅极处的电压电平从公共电压信号的电压电平增加增量值(incrementvalue)。可选地，栅极扫描信号构造为导通第一薄膜晶体管，从而允许数据信号通过第一薄膜晶体管传输至像素电极；其中，第二薄膜晶体管构造为具有比当数据信号通过第一薄膜晶体管传输至像素电极时第二源极和第二漏极之间的电压差大的漏源阈值电压，从而将第二薄膜晶体管保持在关断(OFF)状态。可选地，栅极扫描信号未能导通第一薄膜晶体管，并且数据信号未能通过第一薄膜晶体管传输至像素电极；其中，第二薄膜晶体管构造为具有比当栅极扫描信号未能导通第一薄膜晶体管时第二源极和第二漏极之间的电压差小的漏源阈值电压，从而导通第二薄膜晶体管并允许数据信号通过第二薄膜晶体管传输至像素电极。在另一方面，本公开提供了一种制造阵列基板的方法，包括：形成多条栅线，其构造为分别向多个子像素区域提供多个栅极扫描信号；形成多条数据线，其构造为分别向所述多个子像素区域提供多个数据信号；形本文档来自技高网...

【技术保护点】
1.一种具有多个子像素区域的阵列基板，包括：多条栅线，其构造为分别向所述多个子像素区域提供多个栅极扫描信号；多条数据线，其构造为分别向所述多个子像素区域提供多个数据信号；多条辅助信号线；和像素电极；其中，所述阵列基板在所述多个子像素区域中的每一个中包括：第一薄膜晶体管，其具有第一有源层、与所述多条栅线中的一条连接的第一栅极、与所述多条数据线中的一条连接的第一源极、以及与所述像素电极连接的第一漏极；第二薄膜晶体管，其具有第二有源层、第二栅极、与所述多条数据线中的所述一条连接的第二源极、以及与所述像素电极连接的第二漏极；和第三薄膜晶体管，其具有第三有源层、与所述多条数据线中的所述一条连接的第三栅极、与所述多条栅线中的所述一条连接的第三源极、以及与所述第二栅极和所述多条辅助信号线中的一条连接的第三漏极。

【技术特征摘要】
【国外来华专利技术】1.一种具有多个子像素区域的阵列基板，包括：多条栅线，其构造为分别向所述多个子像素区域提供多个栅极扫描信号；多条数据线，其构造为分别向所述多个子像素区域提供多个数据信号；多条辅助信号线；和像素电极；其中，所述阵列基板在所述多个子像素区域中的每一个中包括：第一薄膜晶体管，其具有第一有源层、与所述多条栅线中的一条连接的第一栅极、与所述多条数据线中的一条连接的第一源极、以及与所述像素电极连接的第一漏极；第二薄膜晶体管，其具有第二有源层、第二栅极、与所述多条数据线中的所述一条连接的第二源极、以及与所述像素电极连接的第二漏极；和第三薄膜晶体管，其具有第三有源层、与所述多条数据线中的所述一条连接的第三栅极、与所述多条栅线中的所述一条连接的第三源极、以及与所述第二栅极和所述多条辅助信号线中的一条连接的第三漏极。2.根据权利要求1所述的阵列基板，其中，所述多条辅助信号线构造为被提供有电压电平比提供至所述多条栅线中的所述一条的栅极扫描信号的电压电平低的电压。3.根据权利要求1至2中任一项所述的阵列基板，其中，所述多条辅助信号线中的所述一条的一部分构成所述第二栅极。4.根据权利要求1至3中任一项所述的阵列基板，其中，所述多条数据线中的所述一条的一部分构成所述第三栅极。5.根据权利要求1至4中任一项所述的阵列基板，其中，所述多条辅助信号线中的所述一条的一部分构成所述第三漏极。6.根据权利要求1所述的阵列基板，其中，所述多条栅线中的所述一条的一部分构成所述第三源极。7.根据权利要求1至6中任一项所述的阵列基板，其中，所述多条辅助信号线中的所述一条的一部分构成所述第二栅极；所述多条数据线中的所述一条的一部分构成所述第三栅极；所述多条辅助信号线中的所述一条的一部分构成所述第三漏极；并且所述多条栅线中的所述一条的一部分构成所述第三源极。8.根据权利要求1至7中任一项所述的阵列基板，其中，所述第一有源层、所述第二有源层和所述第三有源层中的一个或多个包括掺杂半导体材料；并且所述第三有源层比所述第一有源层和所述第二有源层掺杂得少。9.根据权利要求1至8中任一项所述的阵列基板，其中，所述第一有源层包括：第一半导体子层；第一掺杂半导体子层，其位于所述第一半导体子层上；第二半导体子层，其位于所述第一掺杂半导体子层的远离所述第一半导体子层的一侧；以及第二掺杂半导体子层，其位于所述第二半导体子层的远离所述第一掺杂半导体子层的一侧；所述第三有源层包括：第三半导体子层和位于所述第三半导体子层上的第三掺杂半导体子层；所述第一半导体子层和所述第三半导体子层位于相同层；并且所述第一掺杂半导体子层和所述第三掺杂半导体子层位于相同层。10.根据权利要求9所述的阵列基板，其中，所述第一掺杂半导体子层和所述第三掺杂半导体子层比所述第二掺杂半导体子层掺杂得少。11.根据权利要求9所述的阵列基板，其中，所述第一有源层还包括：第一绝缘子层，其位于所述第一掺杂半导体子层和所述第二半导体子层之间。12.根据权利要求9所述的阵列基板，其中，所述第二有源层包括：第四半导体子层；第四掺杂半导体子层，其位于所述第四半导体子层上；第五半导体子层，其位于所述第四掺杂半导体子层的远离所述第四半导体子层的一侧；以及第五掺杂半导体子层，其位于所述第五半导体子层的远离所述第四掺杂半导体子层的一侧；其中，所述第一半导体子层和所述第四半导体子层位于相同层；所述第一掺杂半导体子层和所述第四掺杂半导体子层位于相同层；所述第二半导体子层和所述第五半导体子层位于相同层；并且所述第二掺杂半导体子层和所述第五掺杂半导体子层位于相同层。13.根据权利要求12所述的阵列基板，其中，所述第四掺杂半导体子层和所述第三掺杂半导体子层比所述第五掺杂半导体子层掺杂得少。14.根据权利要求12所述的阵列基板，其中，所述第一有源层还包括：第一绝缘子层，其位于所述第一掺杂半导体子层和所述第二半导体子层之间；所述第二有源层还包括：第二绝缘子层，其位于所述第四掺杂半导体子层和所述第五半导体子层之间；并且所述第一绝缘子层和所述第二绝缘子层位于相同层且包括相同材料。15.根据权利要求1至14中任一项所述的阵列基板，其中，所述第一有源层、所述第二有源层和所述第三有源层位于相同层。...

【专利技术属性】
技术研发人员：陈虞龙，王念念，熊永，刘知畅，田晓瑞，卢玲珑，王子威，魏孟，张祥，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京,11