一种能高速实现多处理器间通信的新型消息控制器及其通信方法技术

本发明专利技术涉及一种能高速实现多处理器间通信的新型消息控制器及其通信方法，包括一组或多组消息控制器寄存器堆，所述消息控制器寄存器堆通过总线或网络连接处理器，所述消息控制器寄存器堆通过总线或网络连接存储器，所述消息控制器寄存器堆由写指针寄存器、读指针寄存器、有效单元数寄存器、有效单元数寄存器、存储器基址寄存器、存储器容量寄存器组成。本方案的优点是：高速度实现通信；对队列的种类没有限制，包括但不限于先入先出队列，先入后出队列；队列的种类可根据应用场景选取；各个处理器都可通过片上总线或网络对此消息控制器进行读写，消息控制器本身没有规定方向性。

【技术实现步骤摘要】
一种能高速实现多处理器间通信的新型消息控制器及其通信方法
本专利技术涉及处理器
，具体的说是一种能高速实现多处理器间通信的新型消息控制器。
技术介绍
随着现在多核处理器系统的普及，多核间的通信成为影响多核间协同工作的主要问题。目前多核间通信方法有：（1）工作在不同处理器上的应用程序，作为操作系统的进程或线程，各个进程或线程间的通信交由处理器核上运行的操作系统通过线程进程间的信息传递和数据交换来实现的。这种方法的问题是，对于那些没有操作系统的特定多核系统或某些专用领域，实现多核间通信就不适用。（2）利用软件来实现队列（例如先入先出队列）来实现多处理器核间的通信。这种方法往往具备方向性，例如生产者——消费者模式。一个处理器充当生产者，当队列不满或符合指定条件时往队列中写入；另一个处理器充当消费者，当队列不空或符合指定条件时读取队列。这种方法的问题是，通过软件来实现多核间通信速度慢；同时不支持中断，消费者处理器只能通过查询的方式来获取队列中的数据存放信息。（3）利用星型、总线型等拓扑结构的片上网络或总线，加一个核心调度处理器及其它处理器和硬件IP核总成的多核间通信系统。在这网络中要放本文档来自技高网...

【技术保护点】
1.一种能高速实现多处理器间通信的新型消息控制器，其特征在于：包括一组或多组消息控制器寄存器堆，所述消息控制器寄存器堆通过总线或网络连接处理器，所述消息控制器寄存器堆通过总线或网络连接存储器，所述消息控制器寄存器堆由写指针寄存器、读指针寄存器、有效单元数寄存器、有效单元数寄存器、存储器基址寄存器、存储器容量寄存器组成，其中：所述写指针寄存器（WPTR）：记录消息写入方当前在存储器中的写入地址，此地址是下一个要写的单元地址，每当写入方完成写操作后会更新写指针寄存器；所述读指针寄存器（RPTR）：记录消息读取方当前在存储器中的读取地址，此地址是下一个要读的单元地址，每当读取方完成读操作后会更新读指...

【技术特征摘要】
1.一种能高速实现多处理器间通信的新型消息控制器，其特征在于：包括一组或多组消息控制器寄存器堆，所述消息控制器寄存器堆通过总线或网络连接处理器，所述消息控制器寄存器堆通过总线或网络连接存储器，所述消息控制器寄存器堆由写指针寄存器、读指针寄存器、有效单元数寄存器、有效单元数寄存器、存储器基址寄存器、存储器容量寄存器组成，其中：所述写指针寄存器（WPTR）：记录消息写入方当前在存储器中的写入地址，此地址是下一个要写的单元地址，每当写入方完成写操作后会更新写指针寄存器；所述读指针寄存器（RPTR）：记录消息读取方当前在存储器中的读取地址，此地址是下一个要读的单元地址，每当读取方完成读操作后会更新读指针寄存器；所述有效单元数寄存器（VALIDNUM）：记录当前已经写入但还未被读取的单元个数，此寄存器的数值是由消息控制器内部逻辑电路计算完成，不需要外部处理器干预，可供消息写入方和读取方读取；所述中断上报控制寄存器（INTCTRL）：控制是否要向消息读取方发出中断，以及有效单元数达到多少时才会向消息读取方发出中断；所述存储器基址寄存器（QBASE）：消息控制器存放的消息数据是存放在一块存储器中的，可以是消息控制器自己专有的一块存储器，也可以是系统中一块存储器，存储器基址寄存器用于记录此存储器在系统存储空间中的首地址；所述消息存储容量寄存器（Q...

【专利技术属性】
技术研发人员：葛松芬，
申请(专利权)人：苏州硅岛信息科技有限公司，
类型：发明
国别省市：江苏,32