一种用于PWM型同步升压转换器的使能关断时序逻辑电路制造技术

本实用新型专利技术涉及同步升压转换器技术领域，尤其涉及一种用于PWM型同步升压转换器的使能关断时序逻辑电路，包括第一非门构成的反相单元，第一与非门和第二与非门构成的第一RS触发器，第三与非门和第二非门构成的第一逻辑单元，第三非门、第四非门、第一MOS管、第二MOS管、电阻和电容构成的逻辑延时单元，第五非门、第四与非门、第五与非门和第六非门构成的第二逻辑单元，第六与非门和第七非门构成的逻辑切换单元，第一或非门和第二或非门构成的第二RS触发器；本实用新型专利技术在现有PWM型同步升压转换器的基础上，将过零检测的输出信号和固定延时信号引入PWM控制信号中，在外界使能关断时对电感储能进行有效释放，降低对功率管的损坏。

【技术实现步骤摘要】
一种用于PWM型同步升压转换器的使能关断时序逻辑电路
本技术涉及同步升压转换器
，尤其涉及一种用于PWM型同步升压转换器的使能关断时序逻辑电路。
技术介绍
现有的同步升压转换器芯片，其基本结构如图1所示，包括同步驱动电路DRV、MOS管M0、MOS管M1、电容C3、电容C4、电感L1，M0为主功率管，M1为续流管，C3、C4、L1、M0、M1构成BOOST架构的同步升压电路，DRV为同步整流的功率驱动，输入逻辑和输出逻辑保持同相。其工作原理为：前级逻辑信号TON_N和TON_P分别为主功率管M0和续流管M1的开启信号，在经过同步驱动电路DRV后，分别产生N_GATE和P_GATE信号来控制主功率管M0和续流管M1的栅极，其中TON_N和N_GATE为同相信号、TON_P和P_GATE为同相信号，当EN跳变为低电平后，TON_N和TON_P分别被置为低电平和高电平，用来关断M0和M1。工作时，随着外界使能的关闭，芯片内部各逻辑跟随外界使能同时关闭，主功率管M0和续流管M1也相继关闭，储存在电感L1上的能量只能通过续流管的衬底寄生二极管释放。当处于重载条件下时，由于电感L1储能较多且续流管的寄生二极管响应速度有限，储存在电感L1上的能量没有被有效泄放，在功率管关闭瞬间，电感释放能量的过程中，连接两个功率管之间的电感端LX电压脉冲会急剧上升，进而引起功率管损坏，因此，该脉冲电压就是热插拔电源或者使能时导致芯片容易烧坏的主要原因。现有的同步升压转换器随外界使能开启的过程中，芯片内部一般都设计有延时开关和软启动保护措施，以防止上电过程中的浪涌电流损坏功率管，但在外界使能关闭的过程中，芯片内部并未设计相应的保护措施，因此，需要设计一种延时开关来有效释放电感储能，解决前面所述的电感端LX电压脉冲急剧上升的问题，以达到保护功率管的目的。
技术实现思路
针对现有技术中的问题，本技术提供一种用于PWM型同步升压转换器的使能关断时序逻辑电路。为实现以上技术目的，本技术的技术方案是：一种用于PWM型同步升压转换器的使能关断时序逻辑电路，一种用于PWM型同步升压转换器的使能关断时序逻辑电路，其特征在于：包括反相单元、第一RS触发器、逻辑延时单元、第一逻辑单元、第二逻辑单元、第二RS触发器和逻辑切换单元；所述反相单元用于将外界使能信号EN转换为反相信号EN0；所述第一RS触发器R端接入PWM型同步升压转换器内部过零检测的输出信号ZCD，S端接入反相信号EN0，在外界使能信号EN转变为低电平时，RS触发器Q输出端的输出信号维持高电平不变，直到信号ZCD翻转为低电平，RS触发器Q输出端的输出信号翻转为低电平；当外界使能信号EN转变为低电平时，所述逻辑延时单元用于将外界使能信号EN经过延时处理转变为延时信号TD输出；所述第一逻辑单元用于将第一RS触发器Q输出端的输出信号和逻辑延时单元输出的延时信号TD经过逻辑与门运算，产生输出信号CE1，当外界使能信号EN为高电平时，输出信号CE1不经过延时而跟随为高电平，当外界使能信号EN为低电平时，输出信号CE1在延时信号TD下降沿和信号ZCD的下降沿之间二选一，翻转为低电平；所述第二逻辑单元用于将同步升压转换器内部振荡器输出的时钟信号OSC和PWM型同步升压转换器内部过零检测的输出信号ZCD进行逻辑运算，在PWM型同步升压转换器的电感电流检测到过零之前，信号ZCD维持高电平，并且在时钟信号OSC的每个周期内，信号ZCD只允许有效一次；所述第二RS触发器用于输出PWM型同步升压转换器主功率管的开启信号TON_N，R端接入同步升压转换器内部振荡器输出的时钟信号OSC，S端接入反相信号EN0和同步升压转换器内部脉宽比较器的输出信号PWM，当时钟信号OSC的上升沿到来时，如果反相信号EN0维持低电平且信号PWM维持低电平，则开启信号TON_N翻转为高电平；如果反相信号EN0维持高电平，则开启信号TON_N不再翻转为高电平；如果信号PWM维持高电平，则允许跳过这个周期；所述逻辑切换单元用于将开启信号TON_N、第一逻辑单元的输出信号CE1、第二逻辑单元的输出信号进行逻辑运算，输出PWM型同步升压转换器续流管的开启信号TON_P，当开启信号TON_N维持高电平或者检测到信号ZCD翻转为低电平或者检测到输出信号CE1为低电平时，将开启信号TON_P维持在高电平。作为优选，所述反相单元包括第一非门，所述第一RS触发器包括第一与非门和第二与非门，所述第一逻辑单元包括第三与非门和第二非门，所述逻辑延时单元包括第三非门、第四非门、第一MOS管、第二MOS管、电阻和电容，所述第二逻辑单元包括第五非门、第四与非门、第五与非门和第六非门，所述逻辑切换单元包括第六与非门和第七非门，所述第二RS触发器包括第一或非门和第二或非门；所述第一非门的输入端用于接入外界使能信号EN，输出端输出反相信号EN0且分别与第一与非门的第一输入端和第三非门的输入端连接；所述第一与非门的第二输入端与第二与非门的输出端连接，输出端分别与第二与非门的第一输入端和第三与非门的第二输入端连接；所述第二与非门的第二输入端用于接入PWM型同步升压转换器内部过零检测的输出信号ZCD；所述第三与非门的第一输入端与第四非门的输出端连接，输出端与第二非门的输入端连接；所述第二非门的输出端作为输出信号CE1的输出端；所述第三非门的输出端分别与第一MOS管的栅极和第二MOS管的栅极连接；所述第一MOS管的源极与PWM型同步升压转换器的VDD端连接，漏极与电阻的一端连接；所述第二MOS管的源极分别与PWM型同步升压转换器的GND端和电容的一端连接，漏极分别与电阻的另一端、电容的另一端和第四非门的输入端连接；所述第五非门的输入端用于接入同步升压转换器内部振荡器输出的时钟信号OSC，输出端与第四与非门的第一输入端连接；所述第五与非门的第一输入端用于接入PWM型同步升压转换器内部过零检测的输出信号ZCD，第二输入端与第四与非门的输出端连接，输出端分别与第四与非门的第二输入端和第六非门的输入端连接；所述第六与非门的第一输入端与第七非门的输出端连接，第二输入端与第六非门的输出端连接，第三输入端与第二非门的输出端连接；所述第一或非门的第一输入端用于接入同步升压转换器内部振荡器输出的时钟信号OSC，第二输入端分别与第二或非门的输出端和第七非门的输入端连接，输出端与第二或非门的第一输入端连接；所述第二或非门的第二输入端用于接入同步升压转换器内部脉宽比较器的输出信号PWM，第三输入端与第一非门的输出端连接；所述第二或非门输出端作为开启信号TON_N的输出端；所述第六与非门输出端作为开启信号TON_P的输出端。从以上描述可以看出，本技术具备以下优点：本技术在现有PWM型同步升压转换器的基础上，增加使能关断逻辑电路，将过零检测的输出信号和固定延时信号引入到传统PWM控制信号中，在外界使能关断时，可以对电感储能进行有效的释放，以降低LX端脉冲电压对功率管的损坏。附图说明图1是现有同步升压转换器的基本电路结构图；图2是本技术的电路结构图；图3是本技术反相单元、第一RS触发器、逻辑延时单元和第一逻辑单元的电路结构图；图4是本技术第二RS触发器、第二逻本文档来自技高网...

【技术保护点】
1.一种用于PWM型同步升压转换器的使能关断时序逻辑电路，其特征在于：包括反相单元、第一RS触发器、逻辑延时单元、第一逻辑单元、第二逻辑单元、第二RS触发器和逻辑切换单元；所述反相单元用于将外界使能信号EN转换为反相信号EN0；所述第一RS触发器R端接入PWM型同步升压转换器内部过零检测的输出信号ZCD，S端接入反相信号EN0，在外界使能信号EN转变为低电平时，RS触发器Q输出端的输出信号维持高电平不变，直到信号ZCD翻转为低电平，RS触发器Q输出端的输出信号翻转为低电平；当外界使能信号EN转变为低电平时，所述逻辑延时单元用于将外界使能信号EN经过延时处理转变为延时信号TD输出；所述第一逻辑单元用于将第一RS触发器Q输出端的输出信号和逻辑延时单元输出的延时信号TD经过逻辑与门运算，产生输出信号CE1，当外界使能信号EN为高电平时，输出信号CE1不经过延时而跟随为高电平，当外界使能信号EN为低电平时，输出信号CE1在延时信号TD下降沿和信号ZCD的下降沿之间二选一，翻转为低电平；所述第二逻辑单元用于将同步升压转换器内部振荡器输出的时钟信号OSC和PWM型同步升压转换器内部过零检测的输出信号ZCD进行逻辑运算，在PWM型同步升压转换器的电感电流检测到过零之前，信号ZCD维持高电平，并且在时钟信号OSC的每个周期内，信号ZCD只允许有效一次；所述第二RS触发器用于输出PWM型同步升压转换器主功率管的开启信号TON_N，R端接入同步升压转换器内部振荡器输出的时钟信号OSC，S端接入反相信号EN0和同步升压转换器内部脉宽比较器的输出信号PWM，当时钟信号OSC的上升沿到来时，如果反相信号EN0维持低电平且信号PWM维持低电平，则开启信号TON_N翻转为高电平；如果反相信号EN0维持高电平，则开启信号TON_N不再翻转为高电平；如果信号PWM维持高电平，则允许跳过这个周期；所述逻辑切换单元用于将第二RS触发器输出的开启信号TON_N、第一逻辑单元的输出信号CE1、第二逻辑单元的输出信号进行逻辑运算，输出PWM型同步升压转换器续流管的开启信号TON_P，当开启信号TON_N维持高电平或者检测到信号ZCD翻转为低电平或者检测到输出信号CE1为低电平时，将开启信号TON_P维持在高电平。...

【技术特征摘要】
1.一种用于PWM型同步升压转换器的使能关断时序逻辑电路，其特征在于：包括反相单元、第一RS触发器、逻辑延时单元、第一逻辑单元、第二逻辑单元、第二RS触发器和逻辑切换单元；所述反相单元用于将外界使能信号EN转换为反相信号EN0；所述第一RS触发器R端接入PWM型同步升压转换器内部过零检测的输出信号ZCD，S端接入反相信号EN0，在外界使能信号EN转变为低电平时，RS触发器Q输出端的输出信号维持高电平不变，直到信号ZCD翻转为低电平，RS触发器Q输出端的输出信号翻转为低电平；当外界使能信号EN转变为低电平时，所述逻辑延时单元用于将外界使能信号EN经过延时处理转变为延时信号TD输出；所述第一逻辑单元用于将第一RS触发器Q输出端的输出信号和逻辑延时单元输出的延时信号TD经过逻辑与门运算，产生输出信号CE1，当外界使能信号EN为高电平时，输出信号CE1不经过延时而跟随为高电平，当外界使能信号EN为低电平时，输出信号CE1在延时信号TD下降沿和信号ZCD的下降沿之间二选一，翻转为低电平；所述第二逻辑单元用于将同步升压转换器内部振荡器输出的时钟信号OSC和PWM型同步升压转换器内部过零检测的输出信号ZCD进行逻辑运算，在PWM型同步升压转换器的电感电流检测到过零之前，信号ZCD维持高电平，并且在时钟信号OSC的每个周期内，信号ZCD只允许有效一次；所述第二RS触发器用于输出PWM型同步升压转换器主功率管的开启信号TON_N，R端接入同步升压转换器内部振荡器输出的时钟信号OSC，S端接入反相信号EN0和同步升压转换器内部脉宽比较器的输出信号PWM，当时钟信号OSC的上升沿到来时，如果反相信号EN0维持低电平且信号PWM维持低电平，则开启信号TON_N翻转为高电平；如果反相信号EN0维持高电平，则开启信号TON_N不再翻转为高电平；如果信号PWM维持高电平，则允许跳过这个周期；所述逻辑切换单元用于将第二RS触发器输出的开启信号TON_N、第一逻辑单元的输出信号CE1、第二逻辑单元的输出信号进行逻辑运算，输出PWM型同步升压转换器续流管的开启信号TON_P，当开启信号TON_N维持高电平或者检测到信号ZCD翻转为低电平或者检测到输出信号CE1为低电平时，将开启信号TON_P维持在高电平。2.根据权利要求1所述的用于P...

【专利技术属性】
技术研发人员：王东峰，刘桂芝，赵寿全，夏虎，
申请(专利权)人：无锡麟力科技有限公司，
类型：新型
国别省市：江苏,32