一种由类脑器件忆阻器搭建的神经元及神经元电路制造技术

本发明专利技术针对忆阻器作为处理器电子元器件的的特殊要求，提出一种由类脑器件忆阻器搭建的神经元及神经元电路，能够实现类似人类神经元细胞的信号存储和处理，并且其单个神经元细胞上面可扩充性地连接成百上千个忆阻器，这为忆阻器的大规模的使用提供了十分可行的电路设计方式。结合其他类的电子器件诸如CMOS管、Selector、纳米导线、以及脉冲设计方面的知识，在本发明专利技术中创造性地解决了忆阻器作为处理器核心器件所设计的神经元细胞在生物学方面所面临的多突触连接、正向刺激、反向刺激、细胞核存储、突触前端、突出后端等生物学方面的设计问题，实现（正向和反向）信号在神经元之内的处理和神经元之间的传递，并搭建了相应的神经元细胞和神经元网络电路。

【技术实现步骤摘要】
一种由类脑器件忆阻器搭建的神经元及神经元电路
本专利技术涉及神经网络
，具体涉及一种由类脑器件忆阻器搭建的神经元及神经元电路。
技术介绍
现有的采用忆阻器搭建的神经元网络电路，其构架形式上虽然采用了忆阻，但是其在忆阻器的数量规模使用上都仍然有限制。在现实中任免不了对传统运算放大器将和其他晶体管器件的严重依赖。不仅在使用条件上限制增加，而且在实际应用方面很受限制。在处理信号方面，目前其他使用忆阻器搭建的神经元网络电路处理的信号特定，不能够处理神经网络中复杂的运算问题。
技术实现思路
本专利技术针对忆阻器作为处理器电子元器件的的特殊要求，提出一种由类脑器件忆阻器搭建的神经元及神经元电路。一种由类脑器件忆阻器搭建的神经元及神经元电路；所述神经元包括突触和胞核；所述神经元突触前端，采用半导体材料selector和多组态器件忆阻器件、和低阻纳米导线搭建而成；所述神经突出后端，采用CMOS器件N型号和CMOS器件P型号、脉冲输入端点，和多引线的二端元器件忆阻器搭建而成；所述胞核部分，包括CMOS器件N型号和CMOS器件P型号、多个脉冲输入端点、多组态器件忆阻器件Mem+和Mem-、和低阻纳米导线以及忆阻器临界电源+VDD/2和-VDD/2；所述神经元及神经元电路的搭建与工作方式为：L1，按照生物神经元的原理，搭建由忆阻器组成的神经元首层，所述神经元首层包括作为神经突触的忆阻器Mem+、忆阻器Mem-和selector端、以及纳米导线；L2，神经突触后端，接收来自正向和反向两种信号脉冲，搭建正向脉冲和反向脉冲接收线，并形成相应的正向脉冲层和反向脉冲层；L3，所述接收脉冲信号通过X1、X.1表示，其中X1是来自上一个神经元的正向脉冲信号，X.1是来自上一个神经元的反向脉冲信号，同理X2、X.2；X3、X.3；.......Xn、X.n分别可看做第n个神经元正向脉冲信号和反向脉冲信号；L4，当正向脉冲(1)来的时候，分别将正向信号X1、X2、...、Xn的信号值分别输入到多组态忆阻器Mem+、Mem-中；当反向脉冲(.1)来的时候，负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem-中；L5，所述多组态忆阻器Mem+和Mem-充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM-，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启；L6，其中神经元网络脉冲信号(2)\(3)的正负原理是通过输入信号的正负和下一层中神经元网络中的权值正负共同来决定的；L7，当下一层神经元权值脉冲来的时候，神经元的输出电路发生转换，将对应的正负信号脉冲发出到下一个神经元中；L8，所述忆阻器神经元不仅能够与自身的突触相连，并且能够同时给多个神经元突触传递信息，因而可形成大面积的神经网络；所述神经元电路设计及其连接方式如下：S1，根据实际的情况设计神经元突触的数目，亦单个忆阻器神经元细胞的体积大小和正向突触和反向突触的数量；S2，各个忆阻器神经元细胞之间的相互连接方式是在(正反向)脉冲层连接的，一个忆阻器神经元细胞可一个忆阻器神经元细胞或者多个忆阻器神经元细胞相连接，亦可同自身相连接；S3，在忆阻器神经元网络工作运行中，先权值脉冲运行后，该层神经元接收完突触的模拟信号之后，经由胞核存储和运算后，再开始微脉冲运行，将胞核所记载的信息发送给下一个神经元；S4，考虑到生物神经元突触接收信息的丰富性和多样性，当忆阻器神经输入前端信号较少、层数神经网络层数较少时，考虑到能量的递减性可选用电感式储能电路；当忆阻器神经输入前端信号多、为了能够搭建大规模的神经元网络电路，可选固定电压式脉冲式电路，微脉冲信号为微电压式；S5，对神经元网络中的忆阻器的权值设定和处理，可在编程层电路里进行相应的电路设计和搭建。进一步地，所述神经元及神经元电路的搭建与工作方式中L2突触后端的具体实现方法如下：L2.1，突触主要分为俩种类型，兴奋性突触和抑制性突触，分别将其简称为正向突触和反向突触；L2.2，突触由半导体selcctor、忆阻器、纳米导线搭建而成，正向突触中selcctor、忆阻器均选用正向方向，反向突触中selcctor、忆阻器M均选用反向方向；L2.3，构建正向突触Y1、Y2、...Yn，同时构建反向突触Y.1、Y.2、...Y.n；L2.4，待上一层忆阻器神经元中的网络脉冲信号(2)\(3)和这一层忆阻器神经元中的网络脉冲信号(1)同时开启后，上一层中的正向信号X1、X2、...、Xn的和反向信号X.1、X.2、...、X.n同时流入该层神经元中。进一步地，所述神经元及神经元电路的搭建与工作方式L4中，胞核存储电路及计算电路部分实现中，Mem+/Mem-有两种方式，分别是电感式储能电路和固定脉冲型；电感式储能电路，其实现方式参考如下：①当脉冲(1)启动时，经由突触的信息发送过来，在调制好的脉冲作用下及相应的的时间下，将突触接收到的电能量存储在该电路中；②其中电感式储能电路中的阻性器件可选用电阻、忆阻器或者混用以及若干电感共同搭建的的形式；③脉冲(2)\(3)作用时，电路导通，电感式式存储电路将其所储蓄的电能释放到下一层中的神经元细胞突触中；固定微电压型脉冲，其实现方式参考如下：①当脉冲(1)启动时，经由突触的信息发送过来，在调制好的脉冲作用下及相应的的时间下，分别将正向信号X1、X2、...、Xn和负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem-中去；②其中Mem+和Mem-充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM-，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启；③在脉冲信号(2)\(3)导通作用下，微脉冲[2]、[.2]或者微脉冲[3]、[.3]对Mem+、Mem-作用下，将对忆阻器造成的影响δM+和δM-后传到下一层神经元中。进一步地，所述神经元及神经元电路的搭建与工作方式L4中，所述脉冲(1)的设计参考如下：L4.0正向脉冲(1)与反向脉冲(.1)同频，相位相反，并具有同时性；L4.1当正向脉冲(1)来的时候，突触接收线接收来自其他神经元细胞的正向信号X1、X2、...、Xn，此时正向脉冲(1)将CMOS管P型导通，正向信号同时流过多组态忆阻器Mem+；L4.2与此同时，当负向脉冲(.1)来的时候，突触接收线接收来自其他神经元细胞的负向信号X.1、X.2、...、X.n，此时(.1)负向脉冲将CMOS管N型导通，负向信号同时流过多组态忆阻器Mem-；L4.3在这个过程中，当正向脉冲(1)来的时候，同时将多组态的忆阻器Mem+的输出端导通连向-0V；当负向脉冲(.1)来的时候，同时将多组态的忆阻器Mem+的输出端导通连向+0V。进一步地，所述神经元及神经元电路的搭建与工作方式L5中，所述脉冲(2)-(3)的设计参考如下：L5.1，脉冲(2)-(3)分别表示下一层神经元活动运行时需要发生的正反脉冲，其中[2]、[.2]、[3]、[.3]是微脉冲，根据不会对胞核中Mem+/Mem的电学特性造成影响；L5.2，其中(2)、[2]、(.2)、[.2]脉冲系列本文档来自技高网...

【技术保护点】
1.一种由类脑器件忆阻器搭建的神经元及神经元电路，其特征在于：所述神经元包括突触和胞核，所述神经元的突触包括突触前端和后端部分；所述神经元突触前端，采用半导体材料selector和多组态器件忆阻器件、和低阻纳米导线搭建而成；所述神经突出后端，采用CMOS器件N型号和CMOS器件P型号、脉冲输入端点，和多引线的二端元器件忆阻器搭建而成；所述胞核部分，包括CMOS器件N型号和CMOS器件P型号、多个脉冲输入端点、多组态器件忆阻器件Mem+和Mem‑、和低阻纳米导线以及忆阻器临界电源+VDD/2和‑VDD/2；所述神经元及神经元电路的搭建与工作方式为：L1，按照生物神经元的原理，搭建由忆阻器组成的神经元首层，所述神经元首层包括作为神经突触的忆阻器Mem+、忆阻器Mem‑和selector端、以及纳米导线；L2，神经突触后端，接收来自正向和反向两种信号脉冲，搭建正向脉冲和反向脉冲接收线，并形成相应的正向脉冲层和反向脉冲层；L3，所述接收脉冲信号通过X1、X.1表示，其中X1是来自上一个神经元的正向脉冲信号，X.1是来自上一个神经元的反向脉冲信号，同理X2、X.2；X3、X.3；.......Xn、X.n分别可看做第n个神经元正向脉冲信号和反向脉冲信号；L4，当正向脉冲(1)来的时候，分别将正向信号X1、X2、...、Xn的信号值分别输入到多组态忆阻器Mem+、Mem‑中；当反向脉冲(.1)来的时候，负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem‑中；L5，所述多组态忆阻器Mem+和Mem‑充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM‑，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启；L6，其中神经元网络脉冲信号(2)\(3)的正负原理是通过输入信号的正负和下一层中神经元网络中的权值正负共同来决定的；L7，当下一层神经元权值脉冲来的时候，神经元的输出电路发生转换，将对应的正负信号脉冲发出到下一个神经元中；L8，所述忆阻器神经元不仅能够与自身的突触相连，并且能够同时给多个神经元突触传递信息，因而可形成大面积的神经网络；所述神经元电路设计及其连接方式如下：S1，根据实际的情况设计神经元突触的数目，亦单个忆阻器神经元细胞的体积大小和正向突触和反向突触的数量；S2，各个忆阻器神经元细胞之间的相互连接方式是在(正反向)脉冲层连接的，一个忆阻器神经元细胞可一个忆阻器神经元细胞或者多个忆阻器神经元细胞相连接，亦可同自身相连接；S3，在忆阻器神经元网络工作运行中，先权值脉冲运行后，该层神经元接收完突触的模拟信号之后，经由胞核存储和运算后，再开始微脉冲运行，将胞核所记载的信息发送给下一个神经元；S4，考虑到生物神经元突触接收信息的丰富性和多样性，当忆阻器神经输入前端信号较少、层数神经网络层数较少时，考虑到能量的递减性可选用电感式储能电路；当忆阻器神经输入前端信号多、为了能够搭建大规模的神经元网络电路，可选固定电压式脉冲式电路，微脉冲信号为微电压式；S5，对神经元网络中的忆阻器的权值设定和处理，可在编程层电路里进行相应的电路设计和搭建。...

【技术特征摘要】
1.一种由类脑器件忆阻器搭建的神经元及神经元电路，其特征在于：所述神经元包括突触和胞核，所述神经元的突触包括突触前端和后端部分；所述神经元突触前端，采用半导体材料selector和多组态器件忆阻器件、和低阻纳米导线搭建而成；所述神经突出后端，采用CMOS器件N型号和CMOS器件P型号、脉冲输入端点，和多引线的二端元器件忆阻器搭建而成；所述胞核部分，包括CMOS器件N型号和CMOS器件P型号、多个脉冲输入端点、多组态器件忆阻器件Mem+和Mem-、和低阻纳米导线以及忆阻器临界电源+VDD/2和-VDD/2；所述神经元及神经元电路的搭建与工作方式为：L1，按照生物神经元的原理，搭建由忆阻器组成的神经元首层，所述神经元首层包括作为神经突触的忆阻器Mem+、忆阻器Mem-和selector端、以及纳米导线；L2，神经突触后端，接收来自正向和反向两种信号脉冲，搭建正向脉冲和反向脉冲接收线，并形成相应的正向脉冲层和反向脉冲层；L3，所述接收脉冲信号通过X1、X.1表示，其中X1是来自上一个神经元的正向脉冲信号，X.1是来自上一个神经元的反向脉冲信号，同理X2、X.2；X3、X.3；.......Xn、X.n分别可看做第n个神经元正向脉冲信号和反向脉冲信号；L4，当正向脉冲(1)来的时候，分别将正向信号X1、X2、...、Xn的信号值分别输入到多组态忆阻器Mem+、Mem-中；当反向脉冲(.1)来的时候，负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem-中；L5，所述多组态忆阻器Mem+和Mem-充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM-，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启；L6，其中神经元网络脉冲信号(2)\(3)的正负原理是通过输入信号的正负和下一层中神经元网络中的权值正负共同来决定的；L7，当下一层神经元权值脉冲来的时候，神经元的输出电路发生转换，将对应的正负信号脉冲发出到下一个神经元中；L8，所述忆阻器神经元不仅能够与自身的突触相连，并且能够同时给多个神经元突触传递信息，因而可形成大面积的神经网络；所述神经元电路设计及其连接方式如下：S1，根据实际的情况设计神经元突触的数目，亦单个忆阻器神经元细胞的体积大小和正向突触和反向突触的数量；S2，各个忆阻器神经元细胞之间的相互连接方式是在(正反向)脉冲层连接的，一个忆阻器神经元细胞可一个忆阻器神经元细胞或者多个忆阻器神经元细胞相连接，亦可同自身相连接；S3，在忆阻器神经元网络工作运行中，先权值脉冲运行后，该层神经元接收完突触的模拟信号之后，经由胞核存储和运算后，再开始微脉冲运行，将胞核所记载的信息发送给下一个神经元；S4，考虑到生物神经元突触接收信息的丰富性和多样性，当忆阻器神经输入前端信号较少、层数神经网络层数较少时，考虑到能量的递减性可选用电感式储能电路；当忆阻器神经输入前端信号多、为了能够搭建大规模的神经元网络电路，可选固定电压式脉冲式电路，微脉冲信号为微电压式；S5，对神经元网络中的忆阻器的权值设定和处理，可在编程层电路里进行相应的电路设计和搭建。2.根据权利要求1所述的一种由类脑器件忆阻器搭建的神经元及神经元电路，其特征在于：所述神经元及神经元电路的搭建与工作方式中L2突触后端的具体实现方法如下：L2.1，突触主要分为俩种类型，兴奋性突触和抑制性突触，分别将其简称为正向突触和反向突触；L2.2，突触由半导体selcctor、忆阻器、纳米导线搭建而成，正向突触中selcctor、忆阻器均选用正向方向，反向突触中selcctor、忆阻器M均选用反向方向；L2.3，构建正向突触Y1、Y2、...Yn，同时构建反向突触Y.1、Y.2、...Y.n；L2.4，待上一层忆阻器神经元中的网络脉冲信号(2)\(3)和这一层忆阻器神经元中的网络脉冲信号(1)同时开启后，上一层中的正向信号X1、X2、...、Xn的和反向信号X.1、X.2、...、X.n同时流入该层神经元中。3.根据权利要求1所述的一种由类脑器件忆阻器搭建的神经元及神经元电路，其特征在于：所述神经元及神经元电路的搭建与工作方式L4中，胞核存储电路及计算电路部分实现中，Mem+/Mem-有两种方式，分别是电感式储能电路和固定脉冲型；电感式储能电路，其实现方式参考如下：①当脉冲(1)启动时，经由突触的信息发送过来，在调制好的脉冲作用下及相应的的时间下，将突触接收到的电能量存储在该电路中；②其中电感式储能电路中的阻性器件可选用电阻、忆阻器或者混用以及若干电感共同搭建的的形式；③脉冲(2)\(3)作用时，电路导通，电感式式存储电路将其所储蓄的电能释放到下一层中的神经元细胞突触中；固定微电压型脉冲，其实现方式参考如下：①当脉冲(1)启动时，经由突触的信息发送过来，在调制好的脉冲作用下及相应的的时间下，分别将正向信号X1、X2、...、Xn和负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem-中去；②其中Mem+和Mem-充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM-，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启；③在脉冲信号(2)\(3)导通作用下，微脉冲[2]、[.2]或者微脉冲[3]、[.3]对Mem+、Mem-作...

【专利技术属性】
技术研发人员：张粮，肖建，童祎，张健，吴锦植，郭宇锋，蔡志匡，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：江苏,32