时间信号赋值电路、减法计数器以及倒计时装置制造方法及图纸

本实用新型专利技术属于电子表芯片领域，公开了一种时间信号赋值电路、减法计数器以及倒计时装置，时间信号赋值电路通过第一传输门、第二传输门、第三传输门、第四传输门、第五传输门、第六传输门、第一与非门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器以及第八反相器的逻辑组合实现了具有赋值功能的逻辑电路；同时还根据60进制减法器输出波形将七个上述时间信号赋值电路的依次连接，并配合外围电路实现了具有赋值功能60进制的减法计数器；本实用新型专利技术的减法计数器在实现赋值功能的同时，仅由简单的逻辑门构成，无需复杂的比较器、存储器或者微处理器，故简化了电路结构，降低了硬件和软件成本。

【技术实现步骤摘要】
时间信号赋值电路、减法计数器以及倒计时装置
本技术属于电子表芯片领域，尤其涉及一种时间信号赋值电路、减法计数器以及倒计时装置。
技术介绍
在电子表集成电路中，时间行走都是利用进制的方法实现的，毫秒的100进制，秒的60进制，分钟的60进制，以及小时的24进制，每个进制电路都有一个时间的脉冲信号输入端口作为输入，每个进制中的各个输出信号线都传输到显示电路中，当时间脉冲的行走使得各个进制电路中的信号发生变化，再通过显示电路进行显示，从而得到人眼看到的时间。不管是加法的100进制，60进制和24进制，还是减法的100进制，60进制和24进制，脉冲都是从进制的输入端一个个输入进去的，然后不断地周期，所以看到的时间都是从初始状态(初始状态一般都是0或者1)开始计数。但特定情况下，由于功能的需求，对时间的初始数值显示就有要求。如图1所示，现有60进制倒计时装置为原60进制电路与显示电路连接，在秒表倒计时过程中，一般上电默认的初始值是12:00:00或者00:00:00，假如需要倒计时5小时20分钟10秒，这个05:20:10就是用户需要的初始值，在用户手动按键设置时间形成时间调节信号的过程中，通过时间调节信号原60进制电路内部的进制就随着用户的设置调到了05:20:10，然后再从这个时间开始倒计时。在开始倒计时后，原60进制电路数值随着时间脉冲信号的输入进行变化；当倒计时过程中时间走到某时，用户需要重新进行倒计时，或者时间倒计时结束后需要再来一次倒计时，这时原60进制电路的进制逻辑数值已经行走到了某个数值或者结束的数值00:00:00；而不是设定的初始值05:20:10。而用户的需求是直接复位到刚刚设定05:20:10，无需再重新手动去设定该时间。电路中常规的一种方案是存储器和比较器组成。即用户设定倒计时时间过程中，将逻辑进制电路中设定好的信号存储到存储器中，当用户复位时，逻辑进制电路中的信号与存储起来的设定信号通过比较器进行对比，不一致时不断的往逻辑进制电路中不断地灌入脉冲，直到使得逻辑进制电路中的电路信号与存储的设定信号完全匹配时，停止灌入脉冲，则时间回到之前设定的数值。此方案中用到的存储器和比较器需要的场效应管数量较多，会给整个电路增加很大的成本，而且设计过程中相对复杂，灵活性低。而市场上具有该功能的电子表大部分采用微处理器方案，因为采用微处理器方案的成本与上述方案相差不大，而且灵活性高，可扩展性也高，但市场价格也昂贵很多。现有技术尚无法提供电路结构相对简单的具有赋值功能的60进制减法计数器。
技术实现思路
本技术提供了一种时间信号赋值电路、减法计数器以及倒计时装置，旨在解决现有技术的无法提供电路结构相对简单的具有赋值功能的60进制减法计数器的问题。本技术是这样实现的，一种时间信号赋值电路，包括第一传输门、第二传输门、第三传输门、第四传输门、第五传输门、第六传输门、第一与非门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器以及第八反相器；所述第一与非门的第一输入端为所述时间信号赋值电路的时钟信号端，所述第一与非门的第二输入端、所述第二传输门的正相控制端、所述第八反相器的输入端以及所述第三传输门的反相控制端共同构成所述时间信号赋值电路的开关控制端，所述第一与非门的输出端与所述第五反相器的输入端、所述第一传输门的的正相控制端、所述第四传输门的反相控制端、所述第五传输门的反相控制端以及所述第六传输门的正相控制端连接，所述第五反相器的输出端与所述第一传输门的反相控制端、所述第四传输门的正相控制端连接、所述第五传输门的正相控制端连接以及所述第六传输门的负相控制端连接，所述第八反相器的输出端与所述第二传输门的反相控制端和所述第三传输门的正相控制端连接；所述第一传输门的输入端为所述时间信号赋值电路的反馈输入端，所述第二传输门的输入端为所述时间信号赋值电路的赋值信号端，所述第一传输门的输出端与所述第二传输门的输出端、所述第一反相器的输入端以及所述第三传输门的输入端连接，所述第一反相器的输出端与所述第二反相器的输入端连接，所述第三传输门的输出端与所述第四传输门的输入端连接，所述第二反相器的输出端与所述第四传输门的输出端以及所述第五传输门的输入端连接，所述第五传输门的输出端与所述第三反相器的输入端和所述第六传输门的输入端连接，所述第三反相器的输出端和所述第四反相器的输入端共同构成所述时间信号赋值电路的显示信号输出端，所述第四反相器的输出端和所述第六传输门的输出端共同构成所述时间信号赋值电路的负反馈输出端。本技术还提供一种包含上述的时间信号赋值电路的减法计数器，所述减法计数器包括：根据输入的第一数据信号进行赋值，并根据输入的时钟信号对所述第一时间信号进行60进制减法计数以生成第一显示信号和所述第一负反馈输出信号的第一显示信号生成模块；与第二显示信号生成模块、第三显示信号生成模块以及所述第四显示信号生成模块连接，根据第二负反馈输出信号，第三显示信号以及第四显示信号生成第二反馈信号的第二反馈模块；与所述第一显示信号生成模块和所述第二反馈模块连接，根据输入的第二时间信号进行赋值，并根据所述第一负反馈输出信号和所述第二反馈信号对所述第二时间信号进行60进制减法计数以生成第二显示信号和所述第二负反馈输出信号的所述第二显示信号生成模块；与所述第二显示信号生成模块连接，根据输入的第三时间信号进行赋值，并根据所述第二负反馈输出信号对所述第三时间信号进行60进制减法计数以生成所述第三显示信号和所述第三负反馈输出信号的所述第三显示信号生成模块；与所述第二显示信号生成模块、所述第三显示信号生成模块以及第四显示信号生成模块连接，根据所述第二显示信号，所述第三显示信号以及第四显示信号生成第四反馈信号的第四反馈模块；与所述第一显示信号生成模块和所述第四反馈模块连接，根据输入的第四时间信号进行赋值，并根据所述第一负反馈输出信号和所述第四反馈信号对所述第四时间信号进行60进制减法计数以生成所述第四显示信号和所述第四负反馈输出信号的所述第四显示信号生成模块；与所述第四显示信号生成模块连接，根据输入的第五时间信号进行赋值，并根据所述第四负反馈输出信号对所述第五时间信号进行60进制减法计数以生成所述第五显示信号和所述第五负反馈输出信号的第五显示信号生成模块；与所述第五显示信号生成模块和所述第七显示信号生成模块连接，根据输入的第六时间信号进行赋值，并根据所述第五负反馈输出信号和第七显示信号对所述第六时间信号进行60进制减法计数以生成所述第六显示信号和所述第六负反馈输出信号的第六显示信号生成模块；与所述第六显示信号生成模块和所述第七显示信号生成模块连接，根据所述第六显示信号和第七显示信号生成第七反馈信号的第七反馈模块；与所述第五显示信号生成模块和所述第七反馈模块连接，根据输入的第七时间信号进行赋值，并根据所述第五负反馈输出信号和所述第七反馈信号对所述第七时间信号进行60进制减法计数以生成所述第七显示信号和所述第七负反馈输出信号的第七显示信号生成模块；其中，所述第二显示信号生成模块、所述第三显示信号生成模块、所述第四显示信号生成模块、所述第五显示信号生成模块、所述第六显示信号生成模块以及所述第七显示信号生成模块均为所述时间信号赋值本文档来自技高网...

【技术保护点】
1.一种时间信号赋值电路，其特征在于，包括第一传输门、第二传输门、第三传输门、第四传输门、第五传输门、第六传输门、第一与非门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器以及第八反相器；所述第一与非门的第一输入端为所述时间信号赋值电路的时钟信号端，所述第一与非门的第二输入端、所述第二传输门的正相控制端、所述第八反相器的输入端以及所述第三传输门的反相控制端共同构成所述时间信号赋值电路的开关控制端，所述第一与非门的输出端与所述第五反相器的输入端、所述第一传输门的正相控制端、所述第四传输门的反相控制端、所述第五传输门的反相控制端以及所述第六传输门的正相控制端连接，所述第五反相器的输出端与所述第一传输门的反相控制端、所述第四传输门的正相控制端连接、所述第五传输门的正相控制端连接以及所述第六传输门的负相控制端连接，所述第八反相器的输出端与所述第二传输门的反相控制端和所述第三传输门的正相控制端连接；所述第一传输门的输入端为所述时间信号赋值电路的反馈输入端，所述第二传输门的输入端为所述时间信号赋值电路的赋值信号端，所述第一传输门的输出端与所述第二传输门的输出端、所述第一反相器的输入端以及所述第三传输门的输入端连接，所述第一反相器的输出端与所述第二反相器的输入端连接，所述第三传输门的输出端与所述第四传输门的输入端连接，所述第二反相器的输出端与所述第四传输门的输出端以及所述第五传输门的输入端连接，所述第五传输门的输出端与所述第三反相器的输入端和所述第六传输门的输入端连接，所述第三反相器的输出端和所述第四反相器的输入端共同构成所述时间信号赋值电路的显示信号输出端，所述第四反相器的输出端和所述第六传输门的输出端共同构成所述时间信号赋值电路的负反馈输出端。...

【技术特征摘要】
1.一种时间信号赋值电路，其特征在于，包括第一传输门、第二传输门、第三传输门、第四传输门、第五传输门、第六传输门、第一与非门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器以及第八反相器；所述第一与非门的第一输入端为所述时间信号赋值电路的时钟信号端，所述第一与非门的第二输入端、所述第二传输门的正相控制端、所述第八反相器的输入端以及所述第三传输门的反相控制端共同构成所述时间信号赋值电路的开关控制端，所述第一与非门的输出端与所述第五反相器的输入端、所述第一传输门的正相控制端、所述第四传输门的反相控制端、所述第五传输门的反相控制端以及所述第六传输门的正相控制端连接，所述第五反相器的输出端与所述第一传输门的反相控制端、所述第四传输门的正相控制端连接、所述第五传输门的正相控制端连接以及所述第六传输门的负相控制端连接，所述第八反相器的输出端与所述第二传输门的反相控制端和所述第三传输门的正相控制端连接；所述第一传输门的输入端为所述时间信号赋值电路的反馈输入端，所述第二传输门的输入端为所述时间信号赋值电路的赋值信号端，所述第一传输门的输出端与所述第二传输门的输出端、所述第一反相器的输入端以及所述第三传输门的输入端连接，所述第一反相器的输出端与所述第二反相器的输入端连接，所述第三传输门的输出端与所述第四传输门的输入端连接，所述第二反相器的输出端与所述第四传输门的输出端以及所述第五传输门的输入端连接，所述第五传输门的输出端与所述第三反相器的输入端和所述第六传输门的输入端连接，所述第三反相器的输出端和所述第四反相器的输入端共同构成所述时间信号赋值电路的显示信号输出端，所述第四反相器的输出端和所述第六传输门的输出端共同构成所述时间信号赋值电路的负反馈输出端。2.如权利要求1所述的时间信号赋值电路，其特征在于，所述时间信号赋值电路的负反馈输出端与所述时间信号赋值电路的反馈输入端连接。3.一种包含权利要求1所述的时间信号赋值电路的减法计数器，其特征在于，所述减法计数器包括：根据输入的第一数据信号进行赋值，并根据输入的时钟信号对所述第一时间信号进行60进制减法计数以生成第一显示信号和所述第一负反馈输出信号的第一显示信号生成模块；与第二显示信号生成模块、第三显示信号生成模块以及所述第四显示信号生成模块连接，根据第二负反馈输出信号，第三显示信号以及第四显示信号生成第二反馈信号的第二反馈模块；与所述第一显示信号生成模块和所述第二反馈模块连接，根据输入的第二时间信号进行赋值，并根据所述第一负反馈输出信号和所述第二反馈信号对所述第二时间信号进行60进制减法计数以生成第二显示信号和所述第二负反馈输出信号的所述第二显示信号生成模块；与所述第二显示信号生成模块连接，根据输入的第三时间信号进行赋值，并根据所述第二负反馈输出信号对所述第三时间信号进行60进制减法计数以生成所述第三显示信号和所述第三负反馈输出信号的所述第三显示信号生成模块；与所述第二显示信号生成模块、所述第三显示信号生成模块以及第四显示信号生成模块连接，根据所述第二显示信号，所述第三显示信号以及第四显示信号生成第四反馈信号的第四反馈模块；与所述第一显示信号生成模块和所述第四反馈模块连接，根据输入的第四时间信号进行赋值，并根据所述第一负反馈输出信号和所述第四反馈信号对所述第四时间信号进行60进制减法计数以生成所述第四显示信号和所述第四负反馈输出信号的所述第四显示...

【专利技术属性】
技术研发人员：卢玉玲，陈孟邦，吴小平，蔡荣怀，邹云根，张丹丹，雷先再，
申请(专利权)人：宗仁科技平潭有限公司，
类型：新型
国别省市：福建,35