一种基于FPGA的两种通信接口融合MAC控制器制造技术

本发明专利技术公开了一种基于FPGA的两种通信接口融合MAC控制器，包括第一通信标准数据收发模块、第二通信标准数据收发模块以及管理模块；管理模块包括寄存器管理单元、信道接入机会管理单元、发送流控管理单元和接收流控管理单元，其中发送流控管理单元由发送仲裁子单元、发送队列、发送控制子单元和发送缓存组成，接收流控管理单元由接收控制子单元和接收缓存组成。该MAC控制器工作在两种通信标准中的一种模式，可以避免网络间干扰，具有基于优先级的发送和接收流控管理功能和基于优先级和信道状态的信道接入机会调整功能，适用于两种通信标准融合网络环境。

【技术实现步骤摘要】
一种基于FPGA的两种通信接口融合MAC控制器
本专利技术涉及异构无线网络融合领域，具体来说，涉及一种基于FPGA的两种接口融合的媒体接入控制(MediaAccessControl，MAC)控制器。
技术介绍
上个世纪末以来，无线通信技术因部署方便、覆盖范围广的特点开始被广泛用于网络接入。目前无线通信技术的种类多种多样，在物联网的应用中，一片区域中往往覆盖了多种无线通信网络，这种多种无线通信技术混合的网络模型就是异构无线网络。由于无线网络技术在接入方式、网络架构、传输控制等方面均有很大的差别，不同网络之间不能够互联互通，形成了信息孤岛，这就使得网络的整体通信效率和服务质量大大下降。因而需要无线网络的融合以实现多种无线通信网络的互联、互通和集成。在未来5G技术的实用过程中也需要异构网络融合技术，以利用现有的网络资源实现网络的全面覆盖。协议转换的松耦合方式实现网络融合，不改变子网的网络架构，通过协议转换设备(如转换网关)实现两种网络的互联互通，该方法利用现有的网络和设备，实现容易且能在短期内投入使用，当前大量的网络融合均采用此方式实现。当前用于网络融合的协议转换系统的实现方法有基于传统的嵌入式系统、基于SoC和基于SoPC三种方式，前两种方式中协议转换和管理功能以及网络层及上层软件协议栈一般由嵌入式处理器实现，而物理层及MAC功能则采用专用的收发模块实现，收发模块一般通过UART、USB或SPI总线的方式与处理器相连，这种方式的协议转换系统一般体积大、功耗高、成本高、系统的安全性及可靠性差。SoPC具有可定制、生命周期长、成本低的特点，采用此方式实现协议转换系统，设计人员可以根据融合网络环境的需要灵活的划分软硬件功能，用定制的硬件实现软件中的算法，从而达到硬件加速的目的。不同于有线网络的传输介质是特定的传输线，无线网络的传输介质是特定频率范围的电磁波，工作频谱的相互重叠、相互干扰会导致频谱利用率降低、能耗升高、数据传输效率降低等一系列问题，因而共存问题是无线网络融合中需要解决的首要问题。融合网络环境中帧类型多样性以及应用的复杂性，使融合网络中的帧往往具有不同的优先级需求。以用于环境监测的IEEE802.15.4和IEEE802.11b的融合网络为例。IEEE802.15.4标准网络收集到的环境数据，其数量多且对实时性要求不高，优先级相对较低；而对IEEE802.15.4标准网络及IEEE802.11b标准网络的配置信息决定着子网能否正常运行，优先级则比较高。因此，融合网络系统应具有一定的管理功能使得优先级高的数据被优先处理。
技术实现思路
针对现有技术的缺陷，本专利技术的目的在于解决采用单独收发模块实现MAC层及物理层功能的协议转换系统的功耗高、体积大、成本高、灵活性差的问题，异构网络间的频谱干扰问题及融合网络环境中的数据具有不同优先级的技术问题。有鉴于此，本专利技术提出了一种基于FPGA的两种通信接口融合的MAC控制器，该控制器可用于采用SoPC方式设计的协议转换系统当中。本控制器利用硬件并行性处理的特点，将MAC层的控制、管理及数据处理工作放到MAC控制器硬件上进行，可以减轻CPU的负担提升网络的整体性能；为避免两种标准间的频谱干扰，该控制器根据上层待发数据的类型切换到对应的某一种通信标准工作模式；本专利技术的控制器在MAC帧格式设计中增加了优先级子域，融合MAC控制器具有处理器可配置的基于优先级的流控功能和基于优先级及信道状态动态的信道接入机会调整功能。基于FPGA的无线通信技术传输接口融合的MAC控制器的结构包括第一通信标准数据收发模块、管理模块和第二通信标准数据收发模块，其中第一通信标准数据收发模块和第二通信标准数据收发模块均由发送单元、接收单元、CSMA/CA控制器单元和CRC校验单元组成，负责实现帧的组装、发送、接收、筛选、CSMA/CA机制、自动重传和自动返回确认帧功能；管理模块由寄存器管理单元、信道接入机会管理单元、接收流控管理单元和发送流控管理单元组成，负责实现MAC控制器进行其中一种标准模式的选择及控制、帧的发送和接收过程的流控管理及信道接入机会的调整。该融合MAC控制器的架构具有通用性，以此架构为基础可以实现如IEEE802.15.4标准、蓝牙、IEEE802.11b标准等协议的融合MAC控制器。为实现上述目的，本专利技术提供一种基于FPGA的两种通信接口融合MAC控制器，包括：第一通信标准数据收发模块、第二通信标准数据收发模块以及管理模块；第一通信标准数据收发模块实现基于第一通信标准的数据的接收和发送；第二通信标准数据收发模块实现基于第二通信标准的数据的接收和发送管理模块用于从存储器中读取数据，并根据数据类型和数据的优先级将读取的数据转发给第一通信标准数据收发模块或第二通信标准数据收发模块；所述数据类型信息用于指示该数据的类型为第一通信标准数据帧或第二通信标准数据帧，所述第一通信标准数据收发模块、第二通信标准数据收发模块以及管理模块集成在一个FPGA芯片中。可选地，所述管理模块包括：寄存器管理单元、发送流控管理单元、接收流控管理单元以及信道接入机会管理单元组成；寄存器管理单元中包括数据收发模块的参数信息和用于管理模块的信息，其将参数信息的值解析成控制信号及数据信号进而实现处理器对对融合MAC控制器的灵活配置，第一通信标准数据收发模块或第二通信标准数据收发模块的一个数据发送完毕之后，数据帧标号及发送状态写入状态寄存器，处理器通过读状态寄存器获得批数据的发送状态；发送流控管理单元用于从外部存储器中读取数据，并根据数据的优先级将其缓存，优先缓存优先级高的数据，根据缓存的数据的数据类型信息将缓存的数据转发至第一通信标准数据收发模块或第二通信标准数据收发模块，第一通信标准数据收发模块或第二通信标准数据收发模块中的一个数据收发送完毕后，对应的发送个数计数器加1，当发送个数计数器计数到发送阈值时，发送中断信号请求处理器读状态寄存器获得发送状态信息；接收流控管理单元用于缓存第一通信标准数据收发模块和第二通信标准数据收发模块接收到的数据，将缓存中的数据读出并写入外部存储器，同时根据所接收到的数据的优先级发送接收中断至处理器，请求处理器处理，若接收到的数据的优先级高，则直接请求处理器处理，若接收到的数据的优先级低，则当缓存的优先级低的数据的数量达到接收阈值后，再请求处理器处理；信道接入机会管理单元用于根据优先级及信道状态动态调整数据帧的信道接入机会，其中，数据帧的优先级越高其信道接入机会越大。可选地，所述发送流控管理单元包括：发送仲裁子单元、发送队列子单元、发送控制子单元以及发送缓存子单元；发送仲裁子单元包含一个BRAM和控制逻辑，BRAM负责缓存从外部存储器中读到的数据，控制逻辑负责识别要发送的数据的优先级，并根据优先级将帧送入发送队列中；发送队列子单元由四个同步FIFO组成，负责存储具有不同优先级的帧；发送控制子单元根据发送队列中四个FIFO的空满状态及数据收发模块的发送结果优先将发送队列中高优先级的数据送入发送缓存模块，同时对头部的数据标号和数据类型信息进行识别，产生模式选择信号和开始发送信号用于选择第二通信标准数据收发模块或第一通信标准数据收发模块并控制其开始工作，第一通信标准数据收发模块或第二通信标本文档来自技高网...

【技术保护点】
1.一种基于FPGA的两种通信接口融合MAC控制器，其特征在于，包括：第一通信标准数据收发模块、第二通信标准数据收发模块以及管理模块；第一通信标准数据收发模块实现基于第一通信标准的数据的接收和发送；第二通信标准数据收发模块实现基于第二通信标准的数据的接收和发送管理模块用于从存储器中读取数据，并根据数据类型和数据的优先级将读取的数据转发给第一通信标准数据收发模块或第二通信标准数据收发模块；所述数据类型信息用于指示该数据的类型为第一通信标准数据帧或第二通信标准数据帧，所述第一通信标准数据收发模块、第二通信标准数据收发模块以及管理模块集成在一个FPGA芯片中。

【技术特征摘要】
1.一种基于FPGA的两种通信接口融合MAC控制器，其特征在于，包括：第一通信标准数据收发模块、第二通信标准数据收发模块以及管理模块；第一通信标准数据收发模块实现基于第一通信标准的数据的接收和发送；第二通信标准数据收发模块实现基于第二通信标准的数据的接收和发送管理模块用于从存储器中读取数据，并根据数据类型和数据的优先级将读取的数据转发给第一通信标准数据收发模块或第二通信标准数据收发模块；所述数据类型信息用于指示该数据的类型为第一通信标准数据帧或第二通信标准数据帧，所述第一通信标准数据收发模块、第二通信标准数据收发模块以及管理模块集成在一个FPGA芯片中。2.根据权利要求1所述的基于FPGA的两种通信接口融合MAC控制器，其特征在于，所述管理模块包括：寄存器管理单元、发送流控管理单元、接收流控管理单元以及信道接入机会管理单元组成；寄存器管理单元中包括数据收发模块的参数信息和用于管理模块的信息，其将参数信息的值解析成控制信号及数据信号进而实现处理器对对融合MAC控制器的灵活配置，第一通信标准数据收发模块或第二通信标准数据收发模块的一个数据发送完毕之后，数据帧标号及发送状态写入状态寄存器，处理器通过读状态寄存器获得批数据的发送状态；发送流控管理单元用于从外部存储器中读取数据，并根据数据的优先级将其缓存，优先缓存优先级高的数据，根据缓存的数据的数据类型信息将缓存的数据转发至第一通信标准数据收发模块或第二通信标准数据收发模块，第一通信标准数据收发模块或第二通信标准数据收发模块中的一个数据收发送完毕后，对应的发送个数计数器加1，当发送个数计数器计数到发送阈值时，发送中断信号请求处理器读状态寄存器获得发送状态信息；接收流控管理单元用于缓存第一通信标准数据收发模块和第二通信标准数据收发模块接收到的数据，将缓存中的数据读出并写入外部存储器，同时根据所接收到的数据的优先级发送接收中断至处理器，请求处理器处理，若接收到的数据的优先级高，则直接请求处理器处理，若接收到的数据的优先级低，则当缓存的优先级低的数据的数量达到接收阈值后，再请求处理器处理；信道接入机会管理单元用于根据优先级及信道状态动态调整数据帧的信道接入机会，其中，数据帧的优先级越高其信道接入机会越大。3.根据权利要求2所述的基于FPGA的两种通信接口融合MAC控制器，其特征在于，所述发送流控管理单元包括：发送仲裁子单元、发送队列子单元、发送控制子单元以及发送缓存子单元；发送仲裁子单元包含一个BRAM和控制逻辑，BRAM负责缓存从外部存储器中读到的数据，控制逻辑负责识别要发送的数据的优先级，并根据优先级将帧送入发送队列中；发送队列子单元由四个同步FIFO组成，负责存储具有不同优先级的帧；发送控制子单元根据发送队列中四个FIFO的空满状态及数据收发模块的发送结果优先将发送队列中高优先级的数据送入发送缓存模块，同时对头部的数据标号和数据类型信息进行识别，产生模式选择信号和开始发送信号用于选择第一通信标准数据收发模块或第二通信标准数据收发模块并控制其开始工作，第一通信标准数据收发模块或第二通信标准数据收发模块中的一个数据收发送完毕后，发送控制子单元中的发送个数计数器加1，当发送个数计数器计数到发送阈值时，发送控制子单元发送中断信号请求处理器读状态寄存器获得发送状态信息；发送缓存子单元用于缓存由第二通信标准数据收发模块和第一通信标准数据收发模块发送的数据。4.根据权利要求2所述的基于FPGA的两种通信接口融合MAC控制器，其特征在于，接收流控管理单元包括接收控制子单元和接收缓存子单元；接收缓存子单元用于缓存第一通信标准数据收发模块和第二通信标准数据收发模块接收到的数据；接收控制子单元用于将缓存中的数据读出并写入外部存储器，同时根据所接收到的数据帧的优先级发送接收中断至处理器，如果接收到的数据具有最高的优先级，则会立即发送接收中断信号；对于多种低优先级的帧，接收控制模块对接收到的多个低优先级的帧进行计数，任意一个计数器计数到对应的接收阈值时，接收控制子单元则会发送接收中断信号至处理器并将该计数器清零。5.根据权利要求2所述的基于FPGA的两种通信接口融合MAC控制器，其特征在于，信道接入机会管理单元负责根据优先级及信道状态动态调整信道接入机会，对于第二通信标准数据收发模块的信道访问过程，通过调整二进制指数随机退避机制中的最大退避指数来改变信道接...

【专利技术属性】
技术研发人员：周文利，刘文月，陈征，李刚，吴硕，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42