高效开关电路制造技术

一种开关器件，包括第一支路，该第一支路具有串联连接的多个晶体管。所述开关器件还包括与所述第一支路并联连接的具有晶体管的第二支路。所述开关器件还包括控制器，其控制所述多个晶体管以及所述晶体管。所述控制器被配置为：通过首先将所述晶体管从第一状态转变到第二状态，并且然后将所述多个晶体管从第一状态转变到第二状态，从而将所述开关器件从第一状态转变到第二状态。

【技术实现步骤摘要】
高效开关电路相关申请该申请要求题为“EfficientSwitchingCircuit”的于2017年5月25日提交的美国临时申请序列号No.62/510,838的优先权，其完整内容通过引用并入本文。
技术介绍
在特定电路中，有时期望串联连接多个晶体管以形成具有增加的有效电压阻断能力的等效开关。在用于中等电压应用和高电压应用的串联连接中已经使用了绝缘栅双极型晶体管(IGBT)与其它高电压开关的串联连接，其通常有必要利用对跨过器件的电压进行静态和动态平衡的某种手段，以确保可靠的操作，这会实际上在系统中增加损耗，因此通常应用于低频开关应用。有需要并且将有利的是，具有低电压开关(例如低电压MOSFET)装置以及低电压开关的操作方法，以使得能够以高频进行成本有效的高效开关。
技术实现思路
以下
技术实现思路
可以是仅出于说明性目的的一些本专利技术构思的简短概述，并且可以并非旨在限制或约束本专利技术以及具体说明书中的示例。本领域技术人员从具体说明书中应理解其它新颖组合和特征。在此所公开的实施例可以包括低电压开关装置以及用于其操作的方法。说明性实施例包括：采用堆叠式(即串联连接的)低电压(LV)金属氧化物半导体场效应晶体管(MOSFET)以形成具有增加的电压阻断能力的等效开关。在一些实施例中，低电压MOSFET(LVM)定向为在一个方向上阻断电压，而在一些实施例中，LVM定向为在两个方向上阻断电压。在一些实施例中，堆叠式LVM可以形成第一开关支路，其中，第二开关支路与第一开关支路并联连接。第二开关支路可以包括一个或多个开关(例如高电压MOSFET(HVM)和/或IGBT)。第一支路开关和第二支路的合适的开关定时可以减少与开关关联的开关及导通损耗，并且可以减少在开关期间(例如由于大反向电压引起的)开关击穿的风险。在一些实施例中，第三开关支路可以与第一支路和第二支路并联连接。第三支路可以特征在于被选择用于在第一支路和/或第二支路的开关期间提供高效反向恢复的一个或多个晶体管和/或二极管。在一些实施例中，可以利用对于单独购买可用的分立式组件来组装具有一个或多个支路的开关电路。在一些实施例中，具有一个或多个支路的开关电路可以组装和封装为单个印制电路板(PCB)或模块，其中，使得在组装件的外部有控制端子和电源端子可用。在一些实施例中，具有一个或多个支路的开关电路可以在制造级进行制造(例如，集成在硅中)。附图说明关于以下描述、权利要求以及附图，将更好理解本公开的这些和其它特征、方面及优点。本公开是通过示例的方式示出的，且不受限于附图。图1是根据一个或多个说明性实施例的部分示意性部件框图。图2是根据一个或多个说明性实施例的部分示意性部件框图。图3是根据一个或多个说明性实施例的时序图。图4是根据一个或多个说明性实施例的部分示意性部件框图。图5是根据一个或多个说明性实施例的部分示意性部件框图。图6是根据一个或多个说明性实施例的框图。具体实施方式在各个说明性实施例的以下描述中，参照了附图，附图形成其一部分，并且其中通过说明的方式示出了可以实践本公开各方面的各个实施例。应理解，在不脱离本公开的范围的情况下，可以利用其它实施例，并且可以进行结构和功能修改。现参照图1，图1示出根据说明性实施例的开关电路。开关电路100可以特征在于具有在端子X与Y之间串联连接的开关Q1、Q2和Q3的第一支路102。开关Q1-Q3可以是低电压MOSFET(LVM)，例如额定为阻断大约100V(例如50V、80V、100V、120V、150V、200V等)的漏极到源极电压的MOSFET。开关Q1-Q3可以在源极到漏极配置中堆叠(即，串联连接)，从而开关Q1-Q3的体二极管定向在相同方向上(即，开关Q1的寄生二极管的阳极连接到开关Q2的寄生二极管的阴极，并且开关Q2的寄生二极管的阳极连接到开关Q3的寄生二极管的阴极)，以增加第一支路102的电压阻断能力。例如，如果开关Q1-Q3中的每一个是80V开关(即，额定为耐受80V的电压)，则第一支路102可以具有80*3＝240V的等效额定。与使用单个高电压开关相比，将低电压开关堆叠以实现较高额定电压可以提供特定优点。例如，三个串联连接的100VMOSFET可以具有可以显著低于单个250VMOSFET的导通电阻的总导通电阻(Rds，on)。例如，单个100VMOSFET可以具有Rds，on＝2mΩ，而单个250VMOSFET可以具有Rds，on＝50mΩ。由于导通损耗由给定，因此串联连接的LVM所导致的导通损耗可以显著低于HVM所导致的导通损耗。将LVM串联连接，当在状态之间切换LVM时可存在特定挑战。例如，开关Q1-Q3串联连接在端子X与Y之间并且处于OFF位置中，并且期望将开关切换到ON状态，将切换定时为同时的可能具有挑战(例如由于开关Q1-Q3之间的制造变化的原因，这些开关Q1-Q3可能需要三个不同的栅极到源极电压用于将这三个开关驱动到ON状态)。此外，控制器可以被配置为：输出三个同时控制信号，并且时序变化可能减少控制信号的有效性。附加地，控制信号之间的时序变化可能导致对开关中的一个或多个开关的损坏。例如，如果开关O1和Q2在开关Q3之前切换到ON状态，则跨过开关Q3的漏极到源极电压可能很大(例如200V，大于开关Q3的额定电压)，并且可能对开关Q3产生损坏。类似地，当将开关Q1-Q3从ON状态切换到OFF状态时，时序和/或制造变化可能(例如由于雪崩击穿)对开关Q1-Q3中的一个或多个产生损坏。第二支路103可以并联连接到第一支路102。第二支路103可以包括一个或多个高电压开关(例如高电压MOSFET(HVM))，或多个并联连接的HVM，其可以增加额定为耐受节点X与Y之间的全电压的第二支路Q4的额定峰值电流。例如，第二支路103可以额定为耐受600V。通过切换与开关Q1-Q3级联的开关Q4的状态，可以部分地或完全地缓解操作开关Q1-Q3的操作挑战。例如，当将开关电路100的状态从OFF状态切换到ON状态时，开关Q4可以在开关Q1-Q3之前切换到ON状态。通过在开关Q1-Q3之前切换开关Q4的状态，跨过开关Q1-Q3的电压应力可以显著减少(例如，电压应力可以接近0V)，从而减少对开关Q1-Q3之一产生损坏的时序变化的风险。此外，开关Q1-Q3的切换可由于在切换期间跨过开关Q1-Q3的低电压降而导致低开关损耗(即，接近零电压切换)。在开关Q4和开关Q1-Q3接通之后，开关Q4可以断开(利用开关Q1-Q3提供电流通路)，或开关Q4可以保持接通，以提供附加电流通路(但是由于开关Q1-Q3的低Rds，on参数，开关Ｑ1-Q3可以提供主电流通路)。在一些实施例中，可以利用宽禁带晶体管(例如碳化硅(SiC)或氮化镓(GaN)晶体管)来实现开关Q4。与HVMOSFET相比，使用宽禁带晶体管可以提供增强的反向恢复。开关Q1-Q4可以受控制器101控制。控制器101可以是或可以包括模拟控制器、微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)。控制器101可以对开关Q1-Q4的切换进行定时，以减少在开关电路100的操作期间的开关损耗和导通损耗。现参照图2，图2示出根据说明性实施例的开关电路。开关电路20本文档来自技高网...

【技术保护点】
1.一种开关器件，包括：第一支路，其包括串联连接的多个晶体管，与所述第一支路并联连接的第二支路，其包括晶体管，控制器，其控制所述第一支路的所述多个晶体管以及所述第二支路的晶体管，其中，所述控制器被配置为：通过首先将所述第二支路的晶体管从第一状态转变到第二状态，且然后将所述第一支路的所述多个晶体管从所述第一状态转变到所述第二状态，从而将所述开关器件从第一状态转变到第二状态。

【技术特征摘要】
2017.05.25 US 62/510,8381.一种开关器件，包括：第一支路，其包括串联连接的多个晶体管，与所述第一支路并联连接的第二支路，其包括晶体管，控制器，其控制所述第一支路的所述多个晶体管以及所述第二支路的晶体管，其中，所述控制器被配置为：通过首先将所述第二支路的晶体管从第一状态转变到第二状态，且然后将所述第一支路的所述多个晶体管从所述第一状态转变到所述第二状态，从而将所述开关器件从第一状态转变到第二状态。2.如权利要求1所述的开关器件，其中，所述第一支路的所述多个晶体管包括至少两个低电压MOSFET。3.如权利要求2所述的开关器件，其中，所述第二支路的所述晶体管包括高电压MOSFET。4.如权利要求3所述的开关器件，其中，所述至少两个低电压MOSFET具有不大于120V的额定最大电压。5.如权利要求1所述的开关器件，其中，所述第一状态是ON状态，并且所述第二状态是OFF状态。6.如权利要求1所述的开关器件，其中，所述第一状态是OFF状态，并且所述第二状态是ON状态。7.如权利要求3所述的开关器件，还包括二极管，其与所述晶体管串联连接以形成所述第二支路。8.如权利要求1所述的开关器件，其中，所述第二支路还包括与所述第二支路...

【专利技术属性】
技术研发人员：丹尼尔·兹穆德，察希·格罗文斯基，
申请(专利权)人：太阳能安吉科技有限公司，
类型：发明
国别省市：以色列,IL