一种同步电机的实时仿真系统及方法技术方案

本发明专利技术公开了一种同步电机的实时仿真方法和系统，包括在每一个中央处理器CPU计算时步内，将CPU中产生的定子三相电压、转子转速、CPU时间信号通过高速通信总线送到FPGA中；将现场可编程门阵列FPGA中上一个计算时步产生的定子三相电流和电磁转矩信号通过高速总线送到CPU中；在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；在FPGA中，基于浮点数计算格式，实现同步电机状态方程。能够解决现有技术中CPU计算能力有限、FPGA仿真前需要进行定标同时仿真精度降低的问题。

【技术实现步骤摘要】
一种同步电机的实时仿真系统及方法
本专利技术涉及电力电子
，尤其涉及一种同步电机的实时仿真系统及方法。
技术介绍
近年来，随着电力电子技术的发展，在电动汽车、风力发电等应用领域，往往采用电力电子变流器对同步电机进行控制，从而获得更优的控制性能。在控制系统设计过程中，一般希望在早期模拟真实的电机运行特性，进而对控制系统进行迭代设计，使得能够降低试验风险与研发成本。针对上述需求，现有技术中的一些商用实时仿真系统(如RT-LAB、NI)提供了同步发电机的实时仿真模型，并能够与第三方控制系统进行实时数据交互，从而验证控制系统的功能和性能。其中，这些同步电机实时仿真模型大致可以分为两类：(1)基于CPU的仿真模型：基于经典的同步电机状态方程，采用CPU实现串行解算，仿真步长可达10us级；(2)基于FPGA的仿真模型：采用定点数算法在FPGA中实现同步电机的并行解算，仿真步长小于1us，一般来说一个FPGA芯片能够同时计算数十个电机模型。然而采用基于CPU的仿真模型时，由于其对CPU计算能力要求较高，一个CPU核心一般只能同时计算数个电机模型；采用基于FPGA的仿真模型时，由于采用定点数算法，需要在仿真前进行复杂的定标工作，同时仿真精度也有所降低。因此，提供一种能够进行大量计算且高精度仿真的同步电机的实时仿真系统和方法是目前亟需解决的技术问题。
技术实现思路
针对上述问题，本专利技术的目的在于提供一种同步电机的实时仿真系统和方法，以解决现有技术中CPU计算能力有限、FPGA仿真前需要进行定标同时仿真精度降低的问题。本专利技术实施例提供了一种同步电机的实时仿真方法，其特征在于，包括：在每一个中央处理器CPU(CPU，CentralProcessingUnit)计算时步(Ts_CPU)内，将CPU中产生的定子三相电压(Va、Vb、Vc)、转子转速(ωr)、CPU时间(T_CPU)信号通过高速通信总线送到FPGA中；将现场可编程门阵列FPGA(FPGA,Field-ProgrammableGateArray)中上一个计算时步产生的定子三相电流(ia、ib、ic)和电磁转矩(Te)信号通过高速总线送到CPU中；在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；在FPGA中，基于浮点数计算格式，实现同步电机状态方程。具体的，在FPGA中，基于浮点数计算格式，实现同步电机状态方程的步骤为：1)利用同步旋转变换得到定子dq轴电压(Vd、Vq)：其中[Va、Vb、Vc]为定子三相电压(Va、Vb、Vc)，θ为转子位置角：θ＝ω*T_FPGA(2)其中ω为转子角速度，T_FPGA为FPGA时间；2)根据电压方程更新磁链状态变量，由于FPGA计算步长很小，因此采用后退欧拉法：其中φ为磁链，R为电阻，下角标d表示直轴，q表示交轴，f为励磁绕组，k为阻尼绕组；为磁链导数，ωr为转子转速，Rs为定子绕组电阻，id、iq分别为电流交轴分量，V′为电压导数，R′为暂态电阻，i′为暂态电流，Ts_FPGA为FPGA的计算步长；3)根据磁链方程求电流分量：其中L为电感，下角标m表示互感；4)根据转矩方程求电磁转矩Te：其中n为极对数，为磁链；5)根据同步旋转变换更新定子三相电流(ia、ib、ic)：优选地，所述浮点数格式采用单精度浮点数，即1位符号位，8位阶码，23位尾数。本专利技术另一实施例提供了一种同步电机的实时仿真系统，其特征在于，包括：中央处理器CPU(CPU，CentralProcessingUnit)、现场可编程门阵列FPGA(FPGA,Field-ProgrammableGateArray)；其中，在每一个中央处理器CPU计算时步(Ts_CPU)内，将CPU中产生的定子三相电压(Va、Vb、Vc)、转子转速(ωr)、CPU时间(T_CPU)信号通过高速通信总线送到FPGA中；将现场可编程门阵列FPGA中上一个计算时步产生的定子三相电流(ia、ib、ic)和电磁转矩(Te)信号通过高速总线送到CPU中；在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；在FPGA中，基于浮点数计算格式，实现同步电机状态方程。具体的，在FPGA中，基于浮点数计算格式，实现同步电机状态方程的实现方式为：1)利用同步旋转变换得到定子dq轴电压(Vd、Vq)：其中[Va、Vb、Vc]为定子三相电压(Va、Vb、Vc)，θ为转子位置角：θ＝ω*T_FPGA(2)其中ω为转子角速度，T_FPGA为FPGA时间；2)根据电压方程更新磁链状态变量，由于FPGA计算步长很小，因此采用后退欧拉法：其中φ为磁链，R为电阻，下角标d表示直轴，q表示交轴，f为励磁绕组，k为阻尼绕组；为磁链导数，ωr为转子转速，Rs为定子绕组电阻，id、iq分别为电流交轴分量，V′为电压导数，R′为暂态电阻，i′为暂态电流，Ts_FPGA为FPGA的计算步长；3)根据磁链方程求电流分量：其中L为电感，下角标m表示互感；4)根据转矩方程求电磁转矩Te：其中n为极对数，为磁链；5)根据同步旋转变换更新定子三相电流(ia、ib、ic)：优选地，所述浮点数格式采用单精度浮点数，即1位符号位，8位阶码，23位尾数。附图说明为了更清楚地说明本专利技术的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术第一实施例提供的一种同步电机的实时仿真方法的示意图；图2是本专利技术第二实施例提供的一种同步电机的实时仿真系统的示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为了便于清楚描述本专利技术实施例的技术方案，在本专利技术的实施例中，采用了“第一”、“第二”等字样对功能或作用基本相同的相同项或相似项进行区分，本领域技术人员可理解“第一”、“第二”等字样并不对数量和执行次序进行限定。本实施例提供了一种同步电机的实时仿真方法，请参阅图1，在本实施例中，S101，在每一个中央处理器CPU(CPU，CentralProcessingUnit)计算时步(Ts_CPU)内，将CPU中产生的定子三相电压(Va、Vb、Vc)、转子转速(ωr)、CPU时间(T_CPU)信号通过高速通信总线送到FPGA中；S102，将现场可编程门阵列FPGA(FPGA,Field-ProgrammableGateArray)中上一个计算时步产生的定子三相电流(ia、ib、ic)和电磁转矩(Te)信号通过高速总线送到CPU中；S103，在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；由于CPU和FPGA往往由独立的时钟信号，且CPU的计算步长远大于FPGA的计算步长(Ts_CPU>&本文档来自技高网...

【技术保护点】
1.一种同步电机的实时仿真方法，其特征在于，包括：在每一个中央处理器CPU(CPU，Central Processing Unit)计算时步(Ts_CPU)内，将CPU中产生的定子三相电压(Va、Vb、Vc)、转子转速(ωr)、CPU时间(T_CPU)信号通过高速通信总线送到FPGA中；将现场可编程门阵列FPGA(FPGA,Field‑Programmable Gate Array)中上一个计算时步产生的定子三相电流(ia、ib、ic)和电磁转矩(Te)信号通过高速总线送到CPU中；在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；在FPGA中，基于浮点数计算格式，实现同步电机状态方程。

【技术特征摘要】
1.一种同步电机的实时仿真方法，其特征在于，包括：在每一个中央处理器CPU(CPU，CentralProcessingUnit)计算时步(Ts_CPU)内，将CPU中产生的定子三相电压(Va、Vb、Vc)、转子转速(ωr)、CPU时间(T_CPU)信号通过高速通信总线送到FPGA中；将现场可编程门阵列FPGA(FPGA,Field-ProgrammableGateArray)中上一个计算时步产生的定子三相电流(ia、ib、ic)和电磁转矩(Te)信号通过高速总线送到CPU中；在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；在FPGA中，基于浮点数计算格式，实现同步电机状态方程。2.根据权利要求1所述的同步电机的实时仿真方法，其特征在于，所述在FPGA中，基于浮点数计算格式，实现同步电机状态方程的步骤为：1)利用同步旋转变换得到定子dq轴电压(Vd、Vq)：其中[Va、Vb、Vc]为定子三相电压(Va、Vb、Vc)，θ为转子位置角：θ＝ω*T_FPGA(2)其中ω为转子角速度，T_FPGA为FPGA时间；2)根据电压方程更新磁链状态变量，由于FPGA计算步长很小，因此采用后退欧拉法：其中φ为磁链，R为电阻，下角标d表示直轴，q表示交轴，f为励磁绕组，k为阻尼绕组；为磁链导数，ωr为转子转速，Rs为定子绕组电阻，id、iq分别为电流交轴分量，V′为电压导数，R′为暂态电阻，i′为暂态电流，Ts_FPGA为FPGA的计算步长；3)根据磁链方程求电流分量：其中L为电感，下角标m表示互感；4)根据转矩方程求电磁转矩Te：其中n为极对数，为磁链；5)根据同步旋转变换更新定子三相电流(is、ib、ic)：3.根据权利要求1或2所述的同步电机的实时仿真方法，其特征在于，所述浮点数格式采用单精度浮点数，即1位符号位、8位阶码、23位尾数。4.一种同步电机的实时仿真...

【专利技术属性】
技术研发人员：龚文明，
申请(专利权)人：南方电网科学研究院有限责任公司，中国南方电网有限责任公司，
类型：发明
国别省市：广东,44