一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法技术

技术编号:19691406 阅读:35 留言:0更新日期:2018-12-08 11:04
本发明专利技术提供一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法,涉及信息存储技术领域。包括以下方法:先将从NAND FLASH读取的数据进行CRC校验判断,区分出包含错误的flash page和不包含错误的flash page,如果flash page不包含错误,那么直接输出读取的用户信息;如果flash page包含错误,那么根据flash page的物理地址到存储器中查找相关的错误位置存储信息,并利用此信息,在从NAND FLASH读取的数据中找到对应的位置,对该位置上的值取反,纠正一部分比特错误,然后进行LDPC迭代译码,把译码后的译码序列再进行一次CRC校验判断,判别译码成功或是Block是坏块。本发明专利技术解决了现有技术中NAND FLASH纠错过程的收敛速度低,纠错性能差的技术问题。本发明专利技术有益效果为:提高NAND FLASH纠错过程的收敛速度和可靠性。

【技术实现步骤摘要】
一种基于LDPC和循环冗余校验码的NANDFLASH差错控制方法
本专利技术涉及信息存储
,尤其是涉及一种对NANDFLASH存储器差错控制的方法。
技术介绍
在NANDFLASH的实际运用中,随着NANDFLASH读取数据次数、P/E循环次数的增加,以及NANDFLASH放置时间的延长,NANDFLASH中存储数据的错误概率也随之增加。为了保证存储数据的可靠性,通常的方法是采用纠错编码来纠正存储过程中产生的错误。在纠错码领域中最常用的纠错码是低密度奇偶检验码(LowDensityParityCheckCode,LDPC)。传统的纠错过程是把读取的数据直接经过LDPC迭代译码来实现纠错。事实上,在NANDFLASH的实际运用中数据存储产生错误的比例较小,有些flashpage甚至不存在错误。如果读取的存储数据中不存在错误,对没有错误的数据进行译码是没有意义的,即使读取的存储数据存在错误,对错误的数据直接进行LDPC迭代译码,迭代译码的次数会较多,甚至会导致迭代译码失败。所以,将读取的数据直接进行LDPC迭代译码,这样的做法不仅会降低NANDFLASH纠错过程的收敛速度甚至会影响本文档来自技高网...

【技术保护点】
1.一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法,其特征在于,包括以下:步骤一:对从NAND FLASH读取的CRC码字进行一次CRC校验判断,区分出有和没有错误的flash page,没有错误的flash page直接输出用户数据信息;步骤二:根据错误的flash page的物理地址,再去存储器中查找相关的比特位置信息,如果找到,根据此信息,从NAND FLASH读取的LDPC码字中找到相应的位置,并对该位置上的值进行取反,得到一个纠正部分错误的码字,进行LDPC迭代译码,如果找不到,把从NAND FLASH读取的LDPC码字直接作为LDPC迭代译码算法的输入数据,进行...

【技术特征摘要】
1.一种基于LDPC和循环冗余校验码的NANDFLASH差错控制方法,其特征在于,包括以下:步骤一:对从NANDFLASH读取的CRC码字进行一次CRC校验判断,区分出有和没有错误的flashpage,没有错误的flashpage直接输出用户数据信息;步骤二:根据错误的flashpage的物理地址,再去存储器中查找相关的比特位置信息,如果找到,根据此信息,从NANDFLASH读取的LDPC码字中找到相应的位置,并对该位置上的值进行取反,得到一个纠正部分错误的码字,进行LDPC迭代译码,如果找不到,把从NANDFLASH读取的LDPC码字直接作为LDPC迭代译码算法的输入数据,进行LDPC迭代译码;步骤三:把译码后的译码序列再进行一次CRC校验判断,如果CRC值为0,则直接输出用户数据信息,并以该信息为参考,再从NANDFLASH读取的数据信息中找出不同于参考数据的比特位置,并把这些位置信息存储在SRAM中,更新SRA...

【专利技术属性】
技术研发人员:郭锐陈康妮吴颖婕
申请(专利权)人:杭州电子科技大学
类型:发明
国别省市:浙江,33

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1