【技术实现步骤摘要】
一种面向片上网络的步到步纠错路由器
本专利技术涉及片上网络路由器的可靠性问题。
技术介绍
随着集成电路工艺的不断进步,电路对温度、电压和工艺等变量变得愈发敏感。这些变量让电路变得更加不可预测,同时导致很多可靠性问题。片上网络(Network-on-Chip)作为多核系统的重要组成部分,提升其可靠性是一个亟待解决的问题。片上网络是一种用于多核芯片的数据传输结构。由于可以提供大带宽和高扩展性,片上网络被广泛应用于多核及众核片上系统中。路由器(Router)是片上网络的重要组成部分,其功能是数据的转发。为了提高片上网络的可靠性,路由器的容错设计是必须的。对路由器的容错设计一般分为时间冗余、空间冗余和信息冗余。其中信息冗余使用纠错编码(ErrorCorrectionCode)来保护被传输的数据。而纠错编码的使用又分为端到端(End-to-End)和步到步(Hop-to-Hop)。端到端方法只在目的地进行纠错,纠错能力弱,但硬件开销和传输延迟都较小;步到步的方法在数据经过的每一个路由器都进行纠错,有很强的纠错能力,但同时具有较大的硬件开销和传输延迟。
技术实现思路
步到步的纠错 ...
【技术保护点】
1.一种片上网络路由器流水线结构,可以加强容错能力的同时提升网络传输性能,其特征在于,数据流水线与控制流水线的深度都是四级,流水线控制单元实现了完全重叠的流水线执行顺序,并且将容错单元拆分嵌入在数据流水线中,降低了容错片上网络的传输延迟。
【技术特征摘要】
1.一种片上网络路由器流水线结构,可以加强容错能力的同时提升网络传输性能,其特征在于,数据流水线与控制流水线的深度都是四级,流水线控制单元实现了完全重叠的流水线执行顺序,并且将容错单元拆分嵌入在数据流水线中,降低了容错片上网络的传输延迟。2.如权利要求1中所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。