一种局部放电测试仪高速录波方法技术

本发明专利技术提出一种局部放电测试仪高速录波方法，采用硬件逻辑控制高速模/数转换器对高频局部放电信号进行实时采样，使用硬件自带的高速存储器作为缓冲区，保存高速采样取得的采样数据。收到录波启动信号时，将录波数据读取位置设定到当前写数据位置之前，超前的具体位置根据实际需要设定，录波启动信号可以由两个条件产生，即控制逻辑判断局放信号幅值超过设定阈值，自动产生以及由CPU控制产生。当写数据位置移动到数据读取位置前一个存储单元时，停止写操作，缓冲区写指示器指向下一个双端缓冲区，同时通知CPU开始读取录波数据。本发明专利技术可以保存和显示放电信号波形图，提供直观判据，更准确地区分局部放电信号和干扰信号。

【技术实现步骤摘要】
一种局部放电测试仪高速录波方法
本专利技术涉及局部放电检测
，特别是涉及一种局部放电测试仪高速录波方法。
技术介绍
高压电气设备长期工作在高压环境下，设备的绝缘材料会逐渐劣化，产生局部放电，在强电场作用下甚至会被击穿，严重影响设备的正常运行。长期的局部放电会引起电气设备的绝缘故障，轻则影响电力使用，重则导致设备损坏，甚至发生爆炸，造成人员及财产的重大损失。所以，我们需要一种局部放电测试仪，定时检测电气设备。但是，目前公知的局部放电测试仪只能够显示检测到的信号的数值，无法区分检测到的是真实的局部放电还是外部干扰，容易造成错误判断，浪费人力以及财力资源。另一方面，局放信号频率很高(几兆赫兹到几十兆赫兹)，对其进行采样和处理的速度更高，一般CPU无法完成如此快速而实时的操作，通常使用FPGA等硬件逻辑来实现，因此，局放信号的原始波形一般无法获取，造成局放判定缺乏直观判据。
技术实现思路
为了克服上述现有技术的不足，本专利技术提供了一种局部放电测试仪高速录波方法。本专利技术通过高速录波模块，对局部放电原始信号进行采样和保存，并显示波形图像，从而形成直观的故障判据。为实现上述目的，本专利技术所采用以下技术方案：一种局部放电测试仪高速录波方法，包括以下步骤：S1：采用硬件逻辑控制高速模/数转换器(ADC)对高频局部放电信号进行实时采样。S2：使用硬件自带的高速存储器保存高速采样取得的数据。高速存储器结构设计为多个双端缓冲区，使用缓冲区写指示器和读指示器指示当前读写缓冲区的位置。S3：高速AD采样得到的数据依次写入缓冲区写指示器所指的双端缓冲区，写到最后一个存储单元时，写数据位置移到缓冲区的头部，实现循环保存。S4：收到录波启动信号时，将录波数据读取位置设定到当前写数据位置之前，超前的具体位置根据实际需要设定，当写数据位置移动到数据读取位置前一个存储单元时，停止写操作，缓冲区写指示器指向下一个双端缓冲区，同时通知CPU开始读取录波数据。S5：CPU从缓冲区读指示器所指的双端缓冲区的数据读取位置开始读取录波数据，当读数据位置移动到缓冲区尾部时，读数据位置移动到缓冲区头部，然后继续读取，直到读数据位置和写数据位置相等。S6：缓冲区读指示器指向下一个双端缓冲区，如果读、写指示器不相等，则重复S7所述操作，否则完成录波数据读取过程。优选的，录波启动信号可以由两个条件产生：控制逻辑判断局放信号幅值超过设定阈值自动产生和由CPU控制产生。与现有技术相比，本专利技术的有益效果是在于测量局部放电幅值的同时可以保存和显示放电信号波形图，打破了只根据数值判断是否局放的局限性，可以更快捷准确地区分局部放电信号和干扰信号。附图说明下面结合附图和实施例对本专利技术进一步说明。图1是局部放电高速信号处理流程；图2是局部放电高速录波模块。具体实施方式为使本专利技术的技术方案与特点更加明确，下面结合附图对本专利技术作进一步的阐述。本专利技术实施例中，如图1所示，使用采样率为100MSPS(百万次采样每秒)的高速ADC对局放信号进行采样，采用FPGA对ADC进行逻辑控制和数据读取。FPGA实现各种逻辑功能和临时数据存储。FPGA和CPU通过AXI(AdvancedeXtensibleInterface)接口进行数据交互。本专利技术实施例中，如图2所示，FPGA的逻辑和数据接口以及内部存储器构成了完整的录波控制模块。本专利技术实施例中，如图2所示，FPGA内部录波缓冲区的存储单元深度为4096，即一个缓冲区可以存储4096个采样数据，总共设置了8个缓冲区。BUF_RD_POINTER为缓冲区读指示器，指向当前第一个采样数据有效的缓冲区，BUF_WR_POINTER为缓冲区写指示器，指向当前第一个可写的缓冲区。本专利技术实施例中，如图2所示，一个缓冲区内部，有两个存储单元位置指示器，RD_POS为读数据位置，WR_POS为写数据位置。本专利技术实施例中，由FPGA控制ADC进行采样，ADC完成一次采样后，FPGA读取采样数据送到录波控制模块。接收到采样数据后，录波控制模块将数据写入BUF_WR_POINTER指向的缓冲区的WR_POS指向的存储单元。本专利技术实施例中，录波启动信号由两个条件产生：1，预先设定局放信号触发阈值，当采样得到的数据超过设定阈值,则触发录波启动信号,该信号由FPGA逻辑自动产生。2，由CPU产生录波启动信号，比如从人机界面启动录波。本专利技术实施例中，录波控制模块接收到录波启动信号后，设置RD_POS超前于当前WR_POS256个存储单元。采样数据每次写入WR_POS指向的存储单元，然后WR_POS指向下一个存储单元，写完缓冲区尾部的存储单元，WR_POS移动到缓冲区头部，当WR_POS等于RD_POS，表明该缓冲区写满录波数据，BUF_WR_POINTER指向下一个缓冲区，同时通知CPU开始读取录波数据。当BUF_WR_POINTER等于BUF_RD_PORINTER，表明所有缓冲区都已写满，需等待CPU读取录波数据，释放缓冲区才能继续写入录波数据。本专利技术实施例中，CPU从BUF_RD_POINTER指向的缓冲区的RD_POS位置开始依次读取录波数据，RD_POS每次读完后指向下一个存储单元，当读完队列尾部数据后，RD_POS指向缓冲区头部，当RD_POS等于WR_POS，表明该缓冲区的录波数据全部读取完毕。读完一个缓冲区后，BUF_RD_POINTER指向下一个缓冲区，重复上述过程读取录波数据直到BUF_RD_POINTER等于BUF_WR_POINTER，表明所有缓冲区的录波数据读取完毕。CPU读取录波数据后，可以进一步对波形数据进行处理和显示。本专利技术实施例提供了一种局部放电测试仪高速录波方法，可以实现对高速局部放电信号的录波、处理和显示，为局部放电故障判定提供直观判据。本文档来自技高网...

【技术保护点】
1.一种局部放电测试仪高速录波方法，其特征在于，包括以下步骤：S1：采用硬件逻辑控制高速模/数转换器对高频局部放电信号进行实时采样；S2：使用硬件自带的高速存储器保存高速采样取得的数据；S3：高速AD采样得到的数据依次写入缓冲区写指示器所指的双端缓冲区，写到最后一个存储单元时，写数据位置移到缓冲区的头部，实现循环保存；S4：收到录波启动信号时，将录波数据读取位置设定到当前写数据位置之前，超前的具体位置根据实际需要设定，当写数据位置移动到数据读取位置前一个存储单元时，停止写操作，缓冲区写指示器指向下一个双端缓冲区，同时通知CPU开始读取录波数据；S5：CPU从缓冲区读指示器所指的双端缓冲区的数据读取位置开始读取录波数据，当读数据位置移动到缓冲区尾部时，读数据位置移动到缓冲区头部，然后继续读取，直到读数据位置和写数据位置相等；S6：缓冲区读指示器指向下一个双端缓冲区，如果读、写指示器不相等，则重复S7所述操作，否则完成录波数据读取过程。

【技术特征摘要】
1.一种局部放电测试仪高速录波方法，其特征在于，包括以下步骤：S1：采用硬件逻辑控制高速模/数转换器对高频局部放电信号进行实时采样；S2：使用硬件自带的高速存储器保存高速采样取得的数据；S3：高速AD采样得到的数据依次写入缓冲区写指示器所指的双端缓冲区，写到最后一个存储单元时，写数据位置移到缓冲区的头部，实现循环保存；S4：收到录波启动信号时，将录波数据读取位置设定到当前写数据位置之前，超前的具体位置根据实际需要设定，当写数据位置移动到数据读取位置前一个存储单元时，停止写操作，缓冲区写指示器指向下一个...

【专利技术属性】
技术研发人员：周旭峰，徐伟庭，马俊阳，
申请(专利权)人：南京中大智能科技有限公司，
类型：发明
国别省市：江苏,32