使用融合结合法在CMOS基材上集成AIN超声换能器制造技术

本文提供了一种方法，该方法包括将处理基材上的第一氧化物层结合至互补金属氧化物半导体(“CMOS”)上的第二氧化物层，其中熔融结合形成了包括隔膜的统一氧化物层，该隔膜覆盖了CMOS上的腔体。将处理基材去除，留下统一氧化物层。将压电膜堆叠体沉积在统一氧化物层上。在压电膜堆叠体和统一氧化物层中形成通孔。使得电接触层沉积，其中，电接触层将压电膜堆叠体电连接至CMOS上的电极。

Integration of AIN ultrasonic transducers on CMOS substrates by fusion-bonding method

A method is provided in this paper. The method includes combining the first oxide layer on the treated substrate to the second oxide layer on the complementary metal oxide semiconductor (\CMOS\), in which a unified oxide layer including a diaphragm is formed by melt bonding, and the diaphragm covers the cavity on the CMOS. The treated substrate is removed, leaving a uniform oxide layer. The piezoelectric film stacks are deposited on a uniform oxide layer. A through hole is formed in the piezoelectric film stack and the unified oxide layer. The electro-contact layer is deposited, in which the electro-contact layer electrically connects the piezoelectric film stack to the electrodes on the CMOS.

【技术实现步骤摘要】
【国外来华专利技术】使用融合结合法在CMOS基材上集成AIN超声换能器相关申请的交叉引用本申请要求2016年3月23日提交的标题为“AINPMUT传感器模块集成方法”的美国临时专利申请系列号62/312,439的优先权权益，通过引用将其全文纳入本文。
技术介绍
压电材料使得能量在机械能和电能之间转换。压电材料在机械变形(例如，在机械压力下)时产生电能。另一方面，压电材料可以响应电能而发生机械变形。例如，压电材料可以响应电能而振动，由此用作超声换能器，从而产生声波。压电材料可以在微机电系统(“MEMS”)装置中使用，例如，指纹识别。
技术实现思路
本文提供了一种方法，该方法包括将处理基材上的第一氧化物层结合至互补金属氧化物半导体(“CMOS”)上的第二氧化物层，其中熔融结合形成了包括隔膜的统一氧化物层，该隔膜覆盖了CMOS上的腔体。将处理基材去除，留下统一氧化物层。将压电膜堆叠体沉积在统一氧化物层上。在压电膜堆叠体和统一氧化物层中形成通孔。沉积电接触层，其中，电接触层将压电膜堆叠体电连接至CMOS上的电极。通过阅读以下详细描述，这些和其它特征以及优势将变得显而易见。附图说明图1显示了根据本专利技术实施方式一个方面在制造早期时在CMOS上的集成pMUT。图2显示了根据本专利技术实施方式一个方面在熔融粘结并去除载体基材之后在CMOS上的集成pMUT。图3显示了根据本专利技术实施方式一个方面在压电膜堆叠体沉积并图案化之后在CMOS上的集成pMUT。图4显示了根据本专利技术实施方式一个方面在间隙填充氧化物沉积并平坦化之后在CMOS上的集成pMUT。图5显示了根据本专利技术实施方式一个方面在第一电接触通孔和第二电接触通孔形成之后在CMOS上的集成pMUT。图6显示了根据本专利技术实施方式一个方面在电接触层沉积并图案化之后在CMOS上的集成pMUT。图7显示了根据本专利技术实施方式一个方面在制造早期时在CMOS上的另一集成pMUT。图8显示了根据本专利技术实施方式一个方面在熔融粘结并去除载体基材之后在CMOS上的集成pMUT。图9显示了根据本专利技术实施方式一个方面在压电膜堆叠体图案化和间隙填充氧化物的沉积之后在CMOS上的集成pMUT。图10显示了根据本专利技术实施方式一个方面在第一电接触通孔和第二电接触通孔形成之后在CMOS上的集成pMUT。图11显示了根据本专利技术实施方式一个方面在电接触层沉积并图案化之后在CMOS上的集成pMUT。图12显示了根据本专利技术实施方式一个方面的在CMOS上的pMUT集成的示例性流程图。图13显示了根据本专利技术实施方式一个方面的CMOS上的另一pMUT集成的示例性流程图。说明在更详细描述多种实施方式前，应当理解因为在该实施方式中的元件可以改变，所述实施方式是没有限制的。同样应当理解，本文中描述和/或说明的具体实施方式具有这样的元件：该元件可以易于从具体实施方式中分离，并且可以任选地与数个其它实施方式组合或替代本文中所述数个其它实施方式的任意一个中的元件。还应理解，本文所使用的术语是为了描述某些概念的目的，并且术语并不旨在限制。除非另外定义，本文使用的所有技术和科学术语具有与实施方式所属领域中通常所理解的相同意思。除非另有说明，序数(例如，第一、第二、第三等)用于区分或识别在一组元件或步骤中的不同元件或步骤，而并不提供其实施方式的元件或步骤的顺序或数量限制。例如，“第一”、“第二”和“第三”元件或步骤并不需要一定以该顺序出现，并且其实施方式不需要一定限于三个元件或步骤。还应理解，除非另有说明，否则，任何标记例如“左”、“右”、“前”、“后”、“顶部”、“中间”、“底部”、“旁边”、“向前”、“反向”、“在……之上(overlying)”、“在……之下”、“上”、“下”或其它类似术语(诸如“上部”、“下部”、“在……上方”、“在……下方”、“在……下面”、“在……下”、“在……之间”、“在……上面”、“垂直”、“水平/横向”、“近端”、“远端”等)是为了方便而进行使用，并非意在暗示，例如，任何具体的固定位置、取向或方向。相反，这些标识用于反映，例如，相对位置、取向或方向。还应当理解，单数形式的“一个”、“一种”和“所述”包括复数含义，除非上下文另有明确说明。术语例如“在……上”、“在……之上”、“在……上方”、“在……下面”等应理解为是指可以直接接触或者可能在其间具有其它元件的元件。例如，两层可以处于上覆盖接触，其中一层在另一层之上，并且两层进行物理接触。在另一示例中，两层可以由一层或多层分隔开，其中第一层在第二层上方，并且一个或多个中间层在第一层和第二层之间，使得第一层和第二层不会物理接触。压电超声换能器已经进行小型化，以形成MEMS装置，其是指压电微机超声换能器(“pMUT”)。MEMSpMUT晶片可以共晶结合至CMOS晶片，然而，该方法可能是昂贵的此外，CMOS和MEMSpMUT晶片的集成受限于结构之间对准精确度公差。因此，需要需要降低CMOS和MEMSpMUT晶片集成的成本，以及改进对准公差。本文所述的实施方式通过使用熔融结合法将pMUT直接集成在CMOS基材上来解决该需求。现在参见图1，显示了根据本专利技术实施方式一个方面在制造早期时在CMOS100上的集成pMUT。CMOS基材102形成有在CMOS基材102上的第一金属电极104和第二金属电极106。将第一熔融结合氧化物层104沉积在CMOS基材102、第一金属电极104和第二金属电极106上。腔体110形成在第一熔融结合氧化物108中，位于第一金属电极104上方。在各种实施方式中，一个或多个腔体110可以形成在一个或多个第一金属电极104上。在该制造阶段，第二金属电极106保持被第一熔融结合氧化物108覆盖。应理解，CMOS基材102包括多个CMOS结构，包括但不限于：一个或多个集成电路、一个或多个晶体管、一个或多个基材、一个或多个电连接、一个或多个金属电极、熔融结合氧化物等。载体基材112(例如，处理基材)包括第二熔融结合氧化物114。第二熔融结合氧化物114可以是与第一熔融结合氧化物108相同或不同的材料。在各种实施方式中，载体基材112(例如，处理基材)和第二熔融结合氧化物114不含任何金属，并且在载体基材112或第二熔融结合氧化物114中不形成特征件(例如，没有图案化)。参见图2，显示了根据本专利技术实施方式一个方面在熔融粘结并去除载体基材112之后在CMOS100上的集成pMUT。将第一熔融结合氧化物108和第二熔融结合氧化物114熔融结合在一起以形成统一氧化物层216。统一氧化物层216包封了腔体110，由此在腔体110和一部分第一金属电极104上形成了薄膜218(例如，隔膜)。在熔融结合和形成统一氧化物层216后，去除(例如，通过碾磨、蚀刻等)载体基材112，留下在CMOS基材102上的统一氧化物层216。参见图3，显示了根据本专利技术实施方式一个方面在压电膜堆叠体220沉积并图案化之后在CMOS100上的集成pMUT。压电膜堆叠体220包括覆盖统一氧化物层216的晶种层222(例如，氮化铝)、覆盖晶种层222的第一金属层224(例如，钼)、覆盖第一金属层224的压电层226(例如，氮化铝)、以及覆盖压电层226的第二金属层228(例如，钼)。在各种实施方式中，压电膜堆叠体220本文档来自技高网...

【技术保护点】
1.一种方法，所述方法包括：将互补金属氧化物半导体(CMOS)上的第一氧化物层熔融结合至处理基材上的第二氧化物层，其中熔融结合形成了包括隔膜的统一氧化物层，该隔膜覆盖了CMOS上的腔体；将所述处理基材去除，留下所述统一氧化物层；将压电膜堆叠体沉积在所述统一氧化物层上；在所述压电膜堆叠体和所述统一氧化物层中形成通孔；以及沉积电接触层，其中，所述电接触层将所述压电膜堆叠体电连接至所述CMOS上的电极。

【技术特征摘要】
【国外来华专利技术】2016.03.23 US 62/312,4391.一种方法，所述方法包括：将互补金属氧化物半导体(CMOS)上的第一氧化物层熔融结合至处理基材上的第二氧化物层，其中熔融结合形成了包括隔膜的统一氧化物层，该隔膜覆盖了CMOS上的腔体；将所述处理基材去除，留下所述统一氧化物层；将压电膜堆叠体沉积在所述统一氧化物层上；在所述压电膜堆叠体和所述统一氧化物层中形成通孔；以及沉积电接触层，其中，所述电接触层将所述压电膜堆叠体电连接至所述CMOS上的电极。2.如权利要求1所述的方法，其特征在于，使得压电膜堆叠体进行沉积包括：将晶种层沉积在统一氧化物层上；将第一金属层沉积在晶种层上；将压电层沉积在第一金属层上；以及将第二金属层沉积在压电层上。3.如权利要求2所述的方法，其特征在于，晶种层和压电层包含氮化铝；并且第一金属层和第二金属层包含钼。4.如权利要求1所述的方法，所述方法还包括：间隙填充氧化物在将压电膜堆叠体沉积在统一氧化物层上之后进行沉积。5.如权利要求4所述的方法，所述方法还包括：使得间隙填充氧化物平坦化。6.如权利要求1所述的方法，其特征在于，处理基材和第二氧化物层不包含任意金属。7.如权利要求1所述的方法，其特征在于，熔融结合在第二氧化物层的任意图案化之前发生。8.一种方法，所述方法包括：在处理基材上形成停止氧化物层；在停止氧化物层上形成压电膜堆叠体；将互补金属氧化物半导体(CMOS)上的第一氧化物层熔融结合至压电膜堆叠体上的第二氧化物层，其中熔融结合形成了包括隔膜的统一氧化物层，该隔膜覆盖了CMOS上的腔体；从压电膜堆叠体去除处理基材和停止氧化物层；使得压电膜堆叠体图案化；在压电膜堆叠体和统一氧化物层中形成通孔；以及沉积电接触层，其中，电接...

【专利技术属性】
技术研发人员：J·I·申，P·司梅斯，J·申，
申请(专利权)人：应美盛股份有限公司，
类型：发明
国别省市：美国,US