一种基于特征状态反馈的整数和半整数分频器制造技术

本发明专利技术属于集成电路的分频器技术领域，具体为一种基于特征状态反馈的整数和半整数分频器。本发明专利技术的分频器包括时钟相位反转器、N位二进制计数器、输出时钟选择器和反馈控制器；反馈控制器包括电平型特征状态译码器、触发型特征状态译码器、电平型反转器和触发型反转器。本发明专利技术通过由分频系数确定的特征状态进行反馈，对输入时钟进行相位处理，使二进制计数器在待分频时钟指定的边沿触发，并选择与分频系数对应的计数位输出作为分频时钟。本发明专利技术仅需对二进制计数器的接口信号进行处理而无需改变其内部结构，具有设计简单和通用性强的优点，它不仅能够实现完备的整数和半整数分频，而且还能够以0.5个输入时钟周期为精度调节分频时钟的占空比。

An Integer and Semi-Integer Frequency Divider Based on Eigenstate Feedback

The invention belongs to the technical field of frequency dividers of integrated circuits, in particular to an integer and half integer frequency divider based on characteristic state feedback. The frequency divider of the invention includes a clock phase reverser, a N-bit binary counter, an output clock selector and a feedback controller, and the feedback controller includes a level-type characteristic state decoder, a trigger-type characteristic state decoder, a level-type reverser and a trigger-type reverser. By feedback the characteristic state determined by the frequency dividing coefficient and phase processing of the input clock, the binary counter is triggered at the edge specified by the frequency dividing clock, and the counter bit output corresponding to the frequency dividing coefficient is selected as the frequency dividing clock. The invention only needs to process the interface signal of the binary counter without changing its internal structure, and has the advantages of simple design and strong universality. It can not only realize complete integer and half integer frequency division, but also adjust the duty cycle of the frequency division clock with the accuracy of 0.5 input clock cycles.

【技术实现步骤摘要】
一种基于特征状态反馈的整数和半整数分频器
本专利技术属于集成电路的分频器
，具体涉及基于特征状态反馈的整数和半整数分频器。
技术介绍
分频器将频率为fin的待分频时钟按照一定的分频系数（M）降低为频率为fout的分频时钟，其中fout=fin/M，作为电子系统的输入时钟，因此在电路中具有广泛的应用。同时，由于许多应用要求其输入时钟具有一定的占空比，例如：流水线等电路结构要求时钟具有50%的占空比，才能保证电路高效地进行工作；无线接收机采用占空比为25%的正交信号发生器以提高性能。因此占空比也是分频器的一个重要指标，具有可调占空比的分频器则更具吸引力。公知的整数和半整数分频器通常采用异步置数和双沿触发等方法实现：“Programmablefrequencydivider”（US7231012）公开的一种基于异步置数的整数和半整数分频器，它在常用计数器的基础上，加入了计数终止检测模块和置数模块，可以实现完备的整数和半整数分频（即：对于N位计数器，分频系数M是在1<M≤2N范围内的任意一个整数或半整数）；“Selectableclockdividercircuitwitha50%dutycycleclock”（专利号：US6404839），采用上升沿触发的特殊的可配置同步计数器，计数器状态通过下降沿触发的触发器处理后可以得到不完备的整数和半整数分频时钟；“Fractionalfrequencydivider”（专利号：US7492852），它的分频电路由一对分别由输入时钟的上升沿和下降沿触发移位寄存器组成，并通过一个双沿触发的模式控制器将分频时钟反馈作为移位寄存器的输入，以配置成整数N或半整数(N+0.5)两种分频系数。以上公知的整数和半整数分频器缺点在于：上述基于置数的分频器，为了实现等占空比的半整数分频，分频器需要工作于2倍频的时钟，功耗较大；上述基于双沿触发的分频器，采用的都是特殊结构的计数器，电路结构复杂却不通用，硬件开销较大，并且分频系数并非完备的整数和半整数；同时，在上述公知的分频器中，输出分频时钟的占空比都相对固定，不易进行调节。
技术实现思路
本专利技术的目的在于提供一种基于特征状态反馈的整数和半整数分频器，以解决上述公知的基于双沿触发的整数和半整数分频器存在电路结构复杂却不通用、分频系数不完备、占空比不易调节的问题。本专利技术提供的基于特征状态反馈的整数和半整数分频器，通过由分频系数确定的特征状态进行反馈，对输入时钟进行相位处理，使二进制计数器在待分频时钟指定的边沿触发，并选择与分频系数对应的计数位输出作为分频时钟。本专利技术仅需对二进制计数器的接口信号进行处理而无需改变其内部结构，具有设计简单和通用性强的优点，它不仅能够实现完备的整数和半整数分频，而且还能够以0.5个输入时钟周期为精度调节分频时钟的占空比。本专利技术提供的基于特征状态反馈的整数和半整数分频器，如图1所示，包括：一个时钟相位反转器（100）、一个N位二进制计数器（200）、一个输出时钟选择器（300）和一个反馈控制器（400）；其中，N位二进制计数器（200）的输出（Q<N:1>）经过反馈控制器（400）产生时钟相位选择信号（SCLK）；时钟相位反转器（100）在时钟相位选择信号（SCLK）的控制下，产生与输入待分频时钟（CLK）频率相同、相位相同或相反的计数时钟（CLK_CNT）；N位二进制计数器（200）在计数时钟（CLK_CNT）的控制下计数；输出时钟选择器（300）通过输出选择端（SOUT）选择N位二进制计数器（200）输出计数位（Q<N:1>）中的第n位（Q<n>）作为分频时钟（CLK_DIV），其中n（0<n≤N）是根据关系式1计算得到：关系式1：，其中：M为分频系数，M=L或L-0.5，L为整数且1<L≤2N。在上述方案中，的反馈控制器（400）包括：一个电平型特征状态译码器（410）、一个触发型特征状态译码器（420）、一个电平型反转器（430）和一个触发型反转器（440）；其中，（1）电平型特征状态译码器（410）对N位二进制计数器（200）的输出计数位（Q<N:1>）进行译码，使电平型特征状态产生与其它状态逻辑相反的译码结果，译码结果作为电平控制信号（LVL）；（2）触发型特征状态译码器（420）对N位二进制计数器（200）的输出计数位（Q<N:1>）进行译码，仅使触发型特征状态产生具有有效触发边沿的译码结果，译码结果作为触发控制信号（TRG）；（3）触发型反转器（440）在触发控制信号（TRG）的有效边沿的触发下产生状态反转，其输出（QS）作为电平型反转器（430）的输入；电平型反转器（430）根据电平控制信号（LVL）逻辑电平的不同，使其输出的时钟相位选择信号（SCLK）与触发型反转器（440）的状态（QS）逻辑值相同或相反。在上述方案中，对于指定的分频系数M（1<M≤2N），所述N位二进制计数器（200）的低n位计数位（Q<n:1>，0<n≤N）的2n个子状态构成集合SM；在集合SM中按照以下方式选择电平型特征状态和触发型特征状态：（1）所选电平型特征状态的数目为K个，所选触发型特征状态的数目为H个，其中，K和H均为整数且满足关系式2；关系式2：；（2）K个电平型特征状态是在集合SM中所选择的、并且在计数顺序下互不相邻的K个子状态；（3）所选的K个电平型特征状态及其在计数顺序下的下一个子状态构成集合SMX，集合SMX在集合SM中的补集记为SMR；（4）H个触发型特征状态是在集合SMR中所选择的、并且在计数顺序下互不相邻的H个子状态。在上述方案中，K个电平型特征状态和H个触发型特征状态按照如下方式进行分类：（1）根据电平型特征状态及其在计数顺序下的下一个子状态所组成的连续子状态对，将电平型特征状态分为以下三类：第一类电平型特征状态：上述连续子状态对的最高位（Q<n>）均为逻辑“0”；第二类电平型特征状态：上述连续子状态对的最高位（Q<n>）均为逻辑“1”；第三类电平型特征状态：上述连续子状态对的最高位（Q<n>）逻辑值相反；（2）根据子状态最高位的逻辑值，将触发型特征状态分为以下两类：第一类触发型特征状态：该子状态的最高位（Q<n>）为逻辑“0”；第二类触发型特征状态：该子状态的最高位（Q<n>）为逻辑“1”；在上述方案中，其中的分类方式将所选的K个电平型特征状态划分成K0个第一类电平型特征状态、K1个第二类电平型特征状态和KX个第三类电平型特征状态，并将所选的H个触发型特征状态划分成H0个第一类触发型特征状态和H1个第二类触发型特征状态；当输入占空比为50%的待分频时钟（CLK）时，输出分频时钟（CLK_DIV）的占空比（D）根据关系式3确定：关系式3：。本专利技术的有益效果是：设计简单、通用性强，不仅能够实现完备的整数和半整数分频，本文档来自技高网...

【技术保护点】
1.一种基于特征状态反馈的整数和半整数分频器，其特征在于，包括一个时钟相位反转器（100）、一个N位二进制计数器（200）、一个输出时钟选择器（300）和一个反馈控制器（400）；N位二进制计数器（200）的输出（Q

【技术特征摘要】
1.一种基于特征状态反馈的整数和半整数分频器，其特征在于，包括一个时钟相位反转器（100）、一个N位二进制计数器（200）、一个输出时钟选择器（300）和一个反馈控制器（400）；N位二进制计数器（200）的输出（Q<N:1>）经过反馈控制器（400）产生时钟相位选择信号（SCLK）；时钟相位反转器（100）在时钟相位选择信号（SCLK）的控制下，产生与输入待分频时钟（CLK）频率相同、相位相同或相反的计数时钟（CLK_CNT）；N位二进制计数器（200）在计数时钟（CLK_CNT）的控制下计数；输出时钟选择器（300）通过输出选择端（SOUT）选择N位二进制计数器（200）输出计数位（Q<N:1>）中的第n位（Q<n>）作为分频时钟（CLK_DIV），其中n是根据关系式1计算得到：关系式1：，其中，0<n≤N，M为分频系数，M=L或L-0.5，L为整数且1<L≤2N。2.根据权利要求1所述的基于特征状态反馈的整数和半整数分频器，其特征在于，所述反馈控制器（400）包括一个电平型特征状态译码器（410）、一个触发型特征状态译码器（420）、一个电平型反转器（430）和一个触发型反转器（440）；其中：（1）电平型特征状态译码器（410）对N位二进制计数器（200）的输出计数位（Q<N:1>）进行译码，使电平型特征状态产生与其它状态逻辑相反的译码结果，译码结果作为电平控制信号（LVL）；（2）触发型特征状态译码器（420）对N位二进制计数器（200）的输出计数位（Q<N:1>）进行译码，仅使触发型特征状态产生具有有效触发边沿的译码结果，译码结果作为触发控制信号（TRG）；（3）触发型反转器（440）在触发控制信号（TRG）的有效边沿的触发下产生状态反转，其输出（QS）作为电平型反转器（430）的输入；电平型反转器（430）根据电平控制信号（LVL）逻辑电平的不同，使其输出的时钟相位选择信号（SCLK）与触发型反转器（440）的状态（QS）逻辑值相同或相反。3.根据权利要求1或2所述的基于特征状态反馈的...

【专利技术属性】
技术研发人员：程旭，曾晓洋，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海,31