一种动态前沿消隐电路制造技术

一种动态前沿消隐电路，属于电子电路技术领域。包括幅度判断模块和延时模块，幅度判断模块的输入端连接输入电压VS，其输出端连接延时模块的输入端，当输入电压VS大于输入电压上限值REFH或小于输入电压下限值REFL时，幅度判断模块的输出端输出低电平，当输入电压VS小于输入电压上限值REFH且大于输入电压下限值REFL时，幅度判断模块的输出端输出高电平；延时模块利用电容C延时实现前沿消隐，其输出的动态前沿消隐电路的输出信号为1时表示前沿消隐结束，为0时表示正处于前沿消隐。本发明专利技术根据检测输入电压VS的振幅实现动态消隐，输入电压VS出现振幅时消隐电路自动开始检测，振幅消失时消隐电路的检测自动结束；具有实现方式更加灵活，检测精度更高的特点。

A Dynamic Frontier Hidden Elimination Circuit

A dynamic front blanking circuit belongs to the technical field of electronic circuits. Including the amplitude judgment module and the delay module, the input terminal of the amplitude judgment module connects the input voltage VS, and the output terminal connects the input terminal of the delay module. When the input voltage VS is greater than the upper limit of the input voltage REFH or less than the lower limit of the input voltage REFL, the output terminal of the amplitude judgment module outputs low level, and when the input voltage VS is less than the lower limit of the input voltage REFL. When the upper limit of input voltage REFH is greater than the lower limit of input voltage REFL, the output of the amplitude judgment module has a high output level. The delay module uses capacitance C delay to realize front blanking. The output signal of the dynamic front blanking circuit is 1:00 to indicate the end of front blanking, and 0:00 to indicate that it is in front blanking. The method realizes dynamic blanking according to the amplitude of the input voltage VS. The blanking circuit starts automatically when the input voltage VS appears amplitude and ends automatically when the amplitude disappears. The method has the characteristics of more flexible realization and higher detection accuracy.

【技术实现步骤摘要】
一种动态前沿消隐电路
本专利技术属于电子电路
，具体涉及一种动态前沿消隐电路。
技术介绍
在电源管理电路中，前沿消隐电路是一种重要的电路。前沿消隐电路的作用是，在AC-DC中主边功率管关断后或DC-DC中上管开启的一段时间内屏蔽开关结点引脚的电压振铃。传统的前沿消隐电路设置固定的消隐时间，这种方式不能根据不同的振铃情况灵活地进行消隐屏蔽，因此研究能够实现动态消隐的前沿消隐电路具有重要的意义。
技术实现思路
针对传统前沿消隐电路由于消隐时间固定而不能灵活进行消隐屏蔽的不足之处，本专利技术提出了一种动态前沿消隐电路，通过检测输入电压VS的振幅，利用电容C延时实现动态消隐，具有实现方式灵活和检测精度高的特点。本专利技术的技术方案为：一种动态前沿消隐电路，包括幅度判断模块和延时模块，所述幅度判断模块的输入端连接输入电压VS，其输出端连接所述延时模块的输入端，当所述输入电压VS大于输入电压上限值REFH或小于输入电压下限值REFL时，所述幅度判断模块的输出端输出低电平，当所述输入电压VS小于输入电压上限值REFH且大于输入电压下限值REFL时，所述幅度判断模块的输出端输出高电平；所述延时模块包括电容C、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8，第一PMOS管MP1的栅极作为所述延时模块的输入端，其漏极连接第八NMOS管MN8的漏极、第二NMOS管MN2和第二PMOS管MP2的栅极并通过电容C后连接电源电压BIAS，其源极连接第二PMOS管MP2、第三PMOS管MP3、第五PMOS管MP5和第七PMOS管MP7的源极以及第六NMOS管MN6的漏极并连接电源电压BIAS；第三NMOS管MN3的栅极连接第一使能信号ENB，其漏极连接偏置电流IB，其源极连接第六NMOS管MN6的栅极、第四NMOS管MN4的栅极和漏极；第五NMOS管MN5的栅漏短接并连接第七NMOS管MN7、第九NMOS管MN9、第十一NMOS管MN11和第十三NMOS管MN13的栅极以及第四NMOS管MN4的源极，其源极连接第一NMOS管MN1、第二NMOS管MN2、第七NMOS管MN7、第九NMOS管MN9、第十一NMOS管MN11和第十三NMOS管MN13的源极以及第六PMOS管MP6的漏极并接地GND；第八NMOS管MN8的栅极连接第六NMOS管MN6的源极、第七NMOS管MN7的漏极、第十NMOS管MN10和第十二NMOS管MN12的栅极，其源极连接第九NMOS管MN9的漏极；第一NMOS管MN1的栅极连接第一使能信号的反相信号-ENB，其漏极连接第二PMOS管MP2和第十NMOS管MN10的漏极并连接所述幅度判断模块的控制端；第十NMOS管MN10的源极连接第十一NMOS管MN11的漏极；第十二NMOS管MN12的源极连接第十三NMOS管MN13的漏极，其漏极连接第六PMOS管MP6的栅极、第四PMOS管MP4的栅极和漏极；第五PMOS管MP5的栅极连接第三PMOS管MP3的栅极和漏极、第七PMOS管MP7的栅极和漏极以及第四PMOS管MP4和第八PMOS管MP8的源极，其漏极连接第六PMOS管MP6的源极和第八PMOS管MP8的栅极；第八PMOS管MP8的漏极连接第二NMOS管MN2的漏极并作为所述动态前沿消隐电路的输出端。具体的，所述幅度判断模块包括第一比较器COMH、第二比较器COML、第一反相器INV1、第二反相器INV2、第三反相器INV3、第一或非门NOR1、第一与非门NAND1、第二与非门NAND2、第三与非门NAND3和第四与非门NAND4，第一比较器COMH的同相输入端连接所述输入电压VS，其反相输入端连接输入电压上限值REFH，其输出端连接第一或非门NOR1的第一输入端；第二比较器COML的反相输入端连接所述输入电压VS，其同相输入端连接输入电压下限值REFL，其输出端连接第一或非门NOR1的第二输入端；第一与非门NAND1的第一输入端连接第二使能信号ENA，其第二输入端连接第二与非门NAND2的第一输入端和第一或非门NOR1的输出端，其输出端连接第二反相器INV2的输入端；第一反相器INV1的输入端作为所述幅度判断模块的控制端，其输出端连接第二与非门NAND2的第二输入端；第二与非门NAND2的输出端连接第四与非门NAND4的第一输入端；第三与非门NAND3的第一输入端连接第二反相器INV2的输出端，其第二输入端连接第四与非门NAND4的输出端，其输出端连接第四与非门NAND4的第二输入端和第三反相器INV3的输入端；第三反相器INV3的输出端作为所述幅度判断模块的输出端。本专利技术的有益效果为：本专利技术提出的动态前沿消隐电路实现方式更加灵活，检测精度更高。附图说明图1为本专利技术提出的一种动态前沿消隐电路中幅度判断模块的一种电路实现结构示意图。图2为本专利技术提出的一种动态前沿消隐电路图中延时模块的结构示意图。具体实施方式下面结合附图和具体的实施例对本专利技术作进一步的阐述。本专利技术提出的一种动态前沿消隐电路，包括幅度判断模块和延时模块，幅度判断模块的输入端连接输入电压VS，其输出端连接延时模块的输入端，输入电压VS为电压采样信息，如对于DC-DC而言，采样的是输出电压的分压，输入电压上限值REFH和输入电压下限值REFL均为设定的电压值，设定的依据为：使输入电压上限值REFH与输入电压下限值REFL的平均值等于输入电压VS振铃的平均值，当输入电压VS大于输入电压上限值REFH或小于输入电压下限值REFL时，幅度判断模块的输出端输出低电平0，当输入电压VS小于输入电压上限值REFH且大于输入电压下限值REFL时，幅度判断模块的输出端输出高电平1。如图1所示给出了幅度判断模块的一种电路实现结构，包括第一比较器COMH、第二比较器COML、第一反相器INV1、第二反相器INV2、第三反相器INV3、第一或非门NOR1、第一与非门NAND1、第二与非门NAND2、第三与非门NAND3和第四与非门NAND4，第一比较器COMH的同相输入端连接输入电压VS，其反相输入端连接输入电压上限值REFH，其输出端连接第一或非门NOR1的第一输入端；第二比较器COML的反相输入端连接输入电压VS，其同相输入端连接输入电压下限值REFL，其输出端连接第一或非门NOR1的第二输入端；第一与非门NAND1的第一输入端连接第二使能信号ENA，其第二输入端连接第二与非门NAND2的第一输入端和第一或非门NOR1的输出端，其输出端连接第二反相器INV2的输入端；第一反相器INV1的输入端作为幅度判断模块的控制端，其输出端连接第二与非门NAND2的第二输入端；第二与非门NAND2的输出端连接第四与非门NAND4的第一输入端；第三与非门NAN本文档来自技高网...

【技术保护点】
1.一种动态前沿消隐电路，其特征在于，包括幅度判断模块和延时模块，所述幅度判断模块的输入端连接输入电压(VS)，其输出端连接所述延时模块的输入端，当所述输入电压(VS)大于输入电压上限值(REFH)或小于输入电压下限值(REFL)时，所述幅度判断模块的输出端输出低电平，当所述输入电压(VS)小于输入电压上限值(REFH)且大于输入电压下限值(REFL)时，所述幅度判断模块的输出端输出高电平；所述延时模块包括电容(C)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN10)、第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十三NMOS管(MN13)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)，第一PMOS管(MP1)的栅极作为所述延时模块的输入端，其漏极连接第八NMOS管(MN8)的漏极、第二NMOS管(MN2)和第二PMOS管(MP2)的栅极并通过电容(C)后连接电源电压(BIAS)，其源极连接第二PMOS管(MP2)、第三PMOS管(MP3)、第五PMOS管(MP5)和第七PMOS管(MP7)的源极以及第六NMOS管(MN6)的漏极并连接电源电压(BIAS)；第三NMOS管(MN3)的栅极连接第一使能信号(ENB)，其漏极连接偏置电流(IB)，其源极连接第六NMOS管(MN6)的栅极、第四NMOS管(MN4)的栅极和漏极；第五NMOS管(MN5)的栅漏短接并连接第七NMOS管(MN7)、第九NMOS管(MN9)、第十一NMOS管(MN11)和第十三NMOS管(MN13)的栅极以及第四NMOS管(MN4)的源极，其源极连接第一NMOS管(MN1)、第二NMOS管(MN2)、第七NMOS管(MN7)、第九NMOS管(MN9)、第十一NMOS管(MN11)和第十三NMOS管(MN13)的源极以及第六PMOS管(MP6)的漏极并接地(GND)；第八NMOS管(MN8)的栅极连接第六NMOS管(MN6)的源极、第七NMOS管(MN7)的漏极、第十NMOS管(MN10)和第十二NMOS管(MN12)的栅极，其源极连接第九NMOS管(MN9)的漏极；第一NMOS管(MN1)的栅极连接第一使能信号的反相信号(‑ENB)，其漏极连接第二PMOS管(MP2)和第十NMOS管(MN10)的漏极并连接所述幅度判断模块的控制端；第十NMOS管(MN10)的源极连接第十一NMOS管(MN11)的漏极；第十二NMOS管(MN12)的源极连接第十三NMOS管(MN13)的漏极，其漏极连接第六PMOS管(MP6)的栅极、第四PMOS管(MP4)的栅极和漏极；第五PMOS管(MP5)的栅极连接第三PMOS管(MP3)的栅极和漏极、第七PMOS管(MP7)的栅极和漏极以及第四PMOS管(MP4)和第八PMOS管(MP8)的源极，其漏极连接第六PMOS管(MP6)的源极和第八PMOS管(MP8)的栅极；第八PMOS管(MP8)的漏极连接第二NMOS管(MN2)的漏极并作为所述动态前沿消隐电路的输出端。...

【技术特征摘要】
1.一种动态前沿消隐电路，其特征在于，包括幅度判断模块和延时模块，所述幅度判断模块的输入端连接输入电压(VS)，其输出端连接所述延时模块的输入端，当所述输入电压(VS)大于输入电压上限值(REFH)或小于输入电压下限值(REFL)时，所述幅度判断模块的输出端输出低电平，当所述输入电压(VS)小于输入电压上限值(REFH)且大于输入电压下限值(REFL)时，所述幅度判断模块的输出端输出高电平；所述延时模块包括电容(C)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN10)、第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十三NMOS管(MN13)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)，第一PMOS管(MP1)的栅极作为所述延时模块的输入端，其漏极连接第八NMOS管(MN8)的漏极、第二NMOS管(MN2)和第二PMOS管(MP2)的栅极并通过电容(C)后连接电源电压(BIAS)，其源极连接第二PMOS管(MP2)、第三PMOS管(MP3)、第五PMOS管(MP5)和第七PMOS管(MP7)的源极以及第六NMOS管(MN6)的漏极并连接电源电压(BIAS)；第三NMOS管(MN3)的栅极连接第一使能信号(ENB)，其漏极连接偏置电流(IB)，其源极连接第六NMOS管(MN6)的栅极、第四NMOS管(MN4)的栅极和漏极；第五NMOS管(MN5)的栅漏短接并连接第七NMOS管(MN7)、第九NMOS管(MN9)、第十一NMOS管(MN11)和第十三NMOS管(MN13)的栅极以及第四NMOS管(MN4)的源极，其源极连接第一NMOS管(MN1)、第二NMOS管(MN2)、第七NMOS管(MN7)、第九NMOS管(MN9)、第十一NMOS管(MN11)和第十三NMOS管(MN13)的源极以及第六PMOS管(MP6)的漏极并接地(GND)；第八NMOS管(MN8)的栅极连接第六NMOS管(MN6)的源极、第七NMOS管(MN7)的漏极、第十NMOS管(MN10)和第十二...

【专利技术属性】
技术研发人员：周泽坤，刘晓琳，容浚源，钱俊林，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51