一种协处理器、矩阵运算加速方法及系统技术方案

本申请适用于计算机技术领域，提供了一种协处理器、矩阵运算加速方法及系统，所述协处理器包括：控制器、寄存器组、乘加器MAC阵列、存储器；所述控制器解析向量扩展指令，根据解析结果调用并发送待运算数据到寄存器组；寄存器组转发待运算数据到MAC阵列，并转发运算结果到存储器，所述运算结果由MAC阵列对待运算数据进行矩阵运算得到，所述待运算数据和/或所述运算结果存在在存储器中。这一过程中MAC阵列根据向量扩展指令进行矩阵运算，而向量扩展指令由主处理器根据预设函数生成，保证了通用微处理器的算力；由寄存器组对各种数据进行转发存储，数据存储通道独立于向量扩展指令的接收通道，提高了通用微处理器运算过程中的数据吞吐量。

【技术实现步骤摘要】
一种协处理器、矩阵运算加速方法及系统
本申请属于计算机
，尤其涉及一种协处理器、矩阵运算加速方法及系统。
技术介绍
大数据、云计算、物联网等技术发展的过程中会产生海量需要处理的数据，矩阵运算作为一种通用的数据处理方式，无论是在高性能运算评测过程中，还是在日常应用算法中，都占据着举足轻重的作用。由于矩阵运算数据量大，经常需要对运算过程进行加速处理，常用的矩阵运算加速处理器包括通用微处理器、数字信号处理器(DigitalSignalProcessor，DSP)、图形处理器(GraphicsProcessingUnit，GPU)、专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)和现场可编程门阵列(Fieldprogrammablegatearray，FPGA)等。通过上述方式虽然能加速矩阵运算过程，但不同的处理器适用的场景不同，还伴随着诸如功耗大、灵活性差等问题。例如通用微处理器虽然其应用生态极好，但运算能力较弱，还不能满足用户的需求。
技术实现思路
有鉴于此，本申请实施例提供了一种协处理器、矩阵运算加速方法及系统，以解决现有技术中通用微本文档来自技高网...

【技术保护点】
1.一种协处理器，其特征在于，所述协处理器包括：控制器、寄存器组、乘加器MAC阵列以及存储器；所述控制器用于解析协处理器接收的向量扩展指令，还用于根据对所述向量扩展指令的解析结果调用并发送待运算数据到所述寄存器组；其中，所述向量扩展指令由主处理器根据所述待运算数据和预设函数生成，并通过二者之间的指令通道发送到所述协处理器；所述寄存器组用于转发所述待运算数据到所述MAC阵列，还用于转发所述MAC阵列对所述待运算数据进行矩阵运算的运算结果到所述存储器，所述寄存器组的组数大于1；所述MAC阵列用于根据所述解析结果对所接收到的待运算数据进行矩阵运算，以得到运算结果。所述存储器用于存储所述待运算数据和/...

【技术特征摘要】
1.一种协处理器，其特征在于，所述协处理器包括：控制器、寄存器组、乘加器MAC阵列以及存储器；所述控制器用于解析协处理器接收的向量扩展指令，还用于根据对所述向量扩展指令的解析结果调用并发送待运算数据到所述寄存器组；其中，所述向量扩展指令由主处理器根据所述待运算数据和预设函数生成，并通过二者之间的指令通道发送到所述协处理器；所述寄存器组用于转发所述待运算数据到所述MAC阵列，还用于转发所述MAC阵列对所述待运算数据进行矩阵运算的运算结果到所述存储器，所述寄存器组的组数大于1；所述MAC阵列用于根据所述解析结果对所接收到的待运算数据进行矩阵运算，以得到运算结果。所述存储器用于存储所述待运算数据和/或所述运算结果。2.如权利要求1所述的协处理器，其特征在于，所述协处理器通过指令通道接收所述主处理器发送的所述向量扩展指令。3.如权利要求1所述的协处理器，其特征在于，根据所述待运算数据的维度和所述MAC阵列的维度之间的关系生成所述预设函数。4.如权利要求1所述的协处理器，其特征在于，所述预设函数与所述矩阵运算的类型相对应。5.如权利要求1所述的协处理器，其特征在于，所述MAC阵列包括m*n个MAC，所述m*n个MAC以二维矩阵式结构排列组成所述MAC阵列，其中，m和n均为不小于3的正整数。6.如权利要求1所述的协处理器，其特征在于，每组所述寄存器组的排列结构与所述MAC阵列的排列结构相同。7.如权利要求1或6所述的协处理器，其特征在于，所述寄存器组包括寄存器组A、寄存器组B和寄存器组C；所述寄存器组A用于转发第一待运算数据到所述MAC阵列；所述寄存器组B用于转发第二待运算数据到所述MAC阵列；相应地，所述寄存器组...

【专利技术属性】
技术研发人员：王文青，谢文刚，孙长江，林涛，陈岚，
申请(专利权)人：深圳市国微电子有限公司，
类型：发明
国别省市：广东,44