一种高可靠星载计算机程序存储设备制造技术

本发明专利技术公开了一种高可靠星载计算机程序存储设备，包括CPU、FPGA、PROM、EEPROM、SRAM和看门狗电路；FPGA衔接CPU和各个存储器，用于匹配各个存储器的控制时序；PROM用于存储监控程序和安全程序；EEPROM用于存储系统应用程序；计算机运行时，程序从EEPROM搬场到SRAM中，并驻留在SRAM中运行；EEPROM存储采用三模冗余的方式，对每一份数据存储在独立的三个EEPROM中；看门狗电路用于对EEPROM的复位控制。本发明专利技术采用PROM、EEPROM、SRAM三种存储器，充分发挥三种存储器的自身特点，采用FPGA技术进行有效管理，实现星载计算机高可靠的程序存储。

A highly reliable on-board computer program storage device

The invention discloses a highly reliable on-board computer program storage device, which includes CPU, FPGA, PROM, EEPROM, SRAM and watchdog circuits; FPGA connects CPU and each memory for matching the control sequence of each memory; PROM is used for storing monitoring programs and security programs; EEPROM is used for computing storage system applications; When the machine runs, the program moves from EEPROM to SRAM and resides in SRAM. EEPROM storage uses three mode redundancy, and each data is stored in three independent EEPROM. Watchdog circuit is used to reset EEPROM. The invention adopts three kinds of memory, PROM, EEPROM and SRAM, gives full play to the characteristics of the three kinds of memory, uses the technology of FPGA to effectively manage and realizes the high reliable program storage of the on-board computer.

【技术实现步骤摘要】
一种高可靠星载计算机程序存储设备
本专利技术属于航天飞行器电子技术，尤其涉及一种高可靠星载计算机程序存储设备。
技术介绍
星载计算机具有高可靠、长寿命的特点，对存储器特别是程序存储器的可靠性要求严格，程序存储器的数据错误将直接影响星载计算机的运行，甚至影响整颗卫星的安全。目前星载计算机的程序存储多采用“PROM+SRAM”的方法，可靠性较高，但PROM单片存储空间小，扩大存储成本高、硬件消耗大；同时在轨的软件升级只能采用在SRAM中进行，重新开机后升级的软件数据丢失，不利于在轨应用。EEPROM具有单片容量大，可改写且掉电不丢失的特点，但存在数据被改写的风险，在轨应用必须消除改写危害。
技术实现思路
为满足星载计算机大容量程序存储空间的需求，并具有高可靠的在轨程序升级能力，本专利技术提出了一种高可靠星载计算机程序存储设备。本专利技术所采用的技术方案是：一种高可靠星载计算机程序存储设备，包括CPU、FPGA、PROM、EEPROM、SRAM和看门狗电路；所述FPGA衔接所述CPU和各个存储器，用于匹配各个存储器的控制时序；所述PROM用于存储监控程序和安全程序，可维护最小的安全系统，不可改写；所述EEPROM用于存储系统应用程序，可改写；计算机运行时，程序从所述EEPROM搬场到所述SRAM中，并驻留在所述SRAM中运行；允许在不影响星载计算机运行的情况下，升级EEPROM存储程序；EEPROM存储采用三模冗余的方式，对每一份数据存储在独立的三个所述EEPROM中；所述看门狗电路用于检测所述EEPROM的供电电压的变化，当低于预设的阈值时，将所述EEPROM置为复位状态，禁止读写操作。可选的，所述CPU访问存储器均由所述FPGA进行地址译码选择控制，其中所述FPGA内部设计EEPROM指令序列锁时序匹配逻辑，输出时序反馈控制信号，所述CPU根据所述时序反馈控制信号调整自身的读写时序，实现与被访问存储器的时序匹配。可选的，所述EEPROM在默认状态下处于写锁定状态，需对所述EEPROM发送写解锁指令序列，解锁EEPROM写锁定状态才能进行写操作。可选的，所述FPGA内部设置预设的EEPROM写允许状态，用于开启EEPROM写信号，该状态位由地面指令控制，当处于EEPROM写允许状态时，发送预设写指令序列才能有效到达所述EEPROM，实现写操作。可选的，在读取程序过程中，所述PROM读取三份EEPROM数据进行比对，三份数据一致时搬场到所述SRAM中运行；当存在一份EEPROM数据不同于另外两份EEPROM数据时，则判断两份相同的EEPROM数据正确，将正确数据搬场到所述SRAM中，同时判定另一份EEPROM数据错误，记录该份EEPROM数据错误的地址，择机处理；当存在三份EEPROM数据均不相同时，将停止搬场，记录错误，运行所述PROM中的最小系统程序。与现有技术相比，本专利技术的有益效果是：本专利技术融合了三种不同类型的存储器PROM、EEPROM和SRAM，根据可靠性特征分别用于不同的程序存储，并针对EEPROM的特性采用看门狗技术、指令序列解锁技术等可靠性技术，实现看门狗电路防上电掉电改写、防软件错误改写和防系统错误改写等功能，解决了星载计算机高可靠、大容量、在轨程序升级等应用需求，为星载计算机程序存储提供了高可靠的解决方案。当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。附图说明图1为本专利技术一实施例的一种高可靠星载计算机程序存储设备的组成框图；图2为本专利技术一实施例的一种高可靠星载计算机程序存储设备的程序运行流程图；图3为本专利技术一实施例的一种高可靠星载计算机程序存储设备的EEPROM写流程图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施方式进行详细的阐述。图1为本专利技术星载计算机程序存储设备的组成框图，包括CPU、FPGA、PROM、EEPROM、SRAM和看门狗电路；FPGA衔接CPU和各个存储器，用于匹配各个存储器的控制时序；PROM用于存储监控程序和安全程序，可维护最小的安全系统；EEPROM用于存储系统应用程序；计算机运行时，程序从EEPROM搬场到SRAM中，并驻留在SRAM中运行；EEPROM存储采用三模冗余的方式，对每一份数据存储在独立的三个EEPROM中；CPU访问存储器均由FPGA进行地址译码选择控制，其中FPGA内部设计EEPROM指令序列锁时序匹配逻辑，输出时序反馈控制信号，CPU根据时序反馈控制信号调整自身的读写时序，实现与被访问存储器的时序匹配；看门狗电路用于检测EEPROM的供电电压的变化，当低于预设的阈值时，将EEPROM置为复位状态，禁止读写操作。采用PROM、EEPROM和SRAM三种存储器，充分发挥三种存储器的自身特点，采用FPGA技术进行有效管理，实现星载计算机高可靠的程序存储。PROM、EEPROM、SRAM三种存储器组合使用，PROM具有可靠性高、单次烧录不可改写但容量小的特性，使用PROM存储监控程序和安全程序，用于维护系统应用的最小安全系统，在EEPROM程序丢失的情况下，仍能保证系统的最小化运行；EEPROM具有容量大数据掉电部丢失但存在上电、掉电数据批量改写风险的特性，使用EEPROM存储系统应用程序，并可以进行在轨程序升级；SRAM具有读取速度快但数据掉电丢失的特性，程序从EEPROM搬场到SRAM中，并驻留在SRAM中运行，运行在不影响星载计算机运行的情况下，升级EEPROM存储程序。EEPROM在默认状态下处于写锁定状态，需对EEPROM发送写解锁指令序列，解锁EEPROM写锁定状态才能进行写操作。在EEPROM处于写锁定状态下，单次写入操作无法实现写功能，防止软件或硬件运行错误而出现错误的写操作，导致EEPROM中的程序被改写；采用FPGA技术，与CPU进行交互，确保软件的写输出时序满足特定的时序要求。当系统错误时，可能导致软件发送EEPROM写指令序列，实现对EEPROM内容的改写，采用在FPGA内部设置预设的EEPROM写允许状态，用于开启EEPROM写信号，该状态位由地面指令控制，当处于EEPROM写允许状态时，发送预设写指令序列才能有效到达EEPROM，实现写操作。EEPROM写允许状态设置主要为FPGA实现的状态设置技术，FPGA解析上行指令实现内部状态量的状态改变，当发送的上行指令为EEPROM写允许时，设置EEPROM写允许状态为“1”即允许对EEPROM写操作；当发送的上行指令为禁止EEPROM写时，设置EEPROM写允许状态为“0”即禁止对EEPROM写操作。图2为程序运行的流程图，星载计算机上电程序从PROM中启动，对星载计算机状态进行设置，完成设置后将系统程序从EEPROM搬场到SRAM中。在搬场过程中，分别从EEPROMA、EEPROMB、EEPROMC读取数据进行三取二比对，当三份存储数据均一致时，将数据写入SRAM中，当其中一份数据不同于其他存储数据时，将相同的数据写入SRAM中，并记录不同数据的地址和数据，直至完成所有EEPROM有效数据的搬场工作；当三份数据均不相同时，将记录三份不同的数据和地址，并停止当前的搬场工作，转入PROM运行最小系统程序。图3为EEPROM本文档来自技高网...

【技术保护点】
1.一种高可靠星载计算机程序存储设备，其特征在于，包括CPU、FPGA、PROM、EEPROM、SRAM和看门狗电路；所述FPGA衔接所述CPU和各个存储器，用于匹配各个存储器的控制时序；所述PROM用于存储监控程序和安全程序，可维护最小的安全系统；所述EEPROM用于存储系统应用程序；计算机运行时，程序从所述EEPROM搬场到所述SRAM中，并驻留在所述SRAM中运行；EEPROM存储采用三模冗余的方式，对每一份数据存储在独立的三个所述EEPROM中；所述看门狗电路用于检测所述EEPROM的供电电压的变化，当低于预设的阈值时，将所述EEPROM置为复位状态，禁止读写操作。

【技术特征摘要】
1.一种高可靠星载计算机程序存储设备，其特征在于，包括CPU、FPGA、PROM、EEPROM、SRAM和看门狗电路；所述FPGA衔接所述CPU和各个存储器，用于匹配各个存储器的控制时序；所述PROM用于存储监控程序和安全程序，可维护最小的安全系统；所述EEPROM用于存储系统应用程序；计算机运行时，程序从所述EEPROM搬场到所述SRAM中，并驻留在所述SRAM中运行；EEPROM存储采用三模冗余的方式，对每一份数据存储在独立的三个所述EEPROM中；所述看门狗电路用于检测所述EEPROM的供电电压的变化，当低于预设的阈值时，将所述EEPROM置为复位状态，禁止读写操作。2.根据权利要求1所述的一种高可靠星载计算机程序存储设备，其特征在于，所述CPU访问存储器均由所述FPGA进行地址译码选择控制，其中所述FPGA内部设计EEPROM指令序列锁时序匹配逻辑，输出时序反馈控制信号，所述CPU根据所述时序反馈控制信号调整自身的读写时序，实现与被访问存储器的时序匹配。3.根据权利要求1所述的一种高可...

【专利技术属性】
技术研发人员：李超，王茂森，刘骁，吴杰，李毅，彭飞，柳宜川，滕树鹏，
申请(专利权)人：上海航天计算机技术研究所，
类型：发明
国别省市：上海,31