适用于高电源噪声抑制比、低输出阻抗的稳压器制造技术

本申请涉及电子技术领域，公开了一种适用于高电源噪声抑制比、低输出阻抗的稳压器，其中包括N级稳压器，其中N≥2，外部电源与第一级稳压器的输入端连接，前一级稳压器的输出端与后一级稳压器的输入端连接，负载电路与最后一级稳压器的输出端连接，参考电压分别与各级稳压器的参考输入端连接；最后一级稳压器的输出阻抗低于其他各级稳压器的输出阻抗。该稳压器通过多级稳压器级联，能够获得多级稳压器叠加的高电源噪声抑制比性能，同时兼顾了稳压器的低输出阻抗，有效地解决了全芯片大电流情况下的分布式电压降问题。此外，该稳压器结构适用于各种制造工艺，能够很好地适用于各类芯片的电源设计。

Stabilizer for high power noise rejection ratio and low output impedance

This application relates to the field of electronic technology, and discloses a voltage stabilizer suitable for high power supply noise rejection ratio and low output impedance, including a N-level regulator, in which N is greater than or equal to 2, an external power supply is connected with the input end of the first-level regulator, the output end of the former-level regulator is connected with the input end of the latter-level regulator, and a load circuit. The reference voltage is connected with the reference input of the last stage regulator, and the output impedance of the last stage regulator is lower than that of the other stages. The regulator is cascaded by multi-stage regulators, which can achieve high power supply noise rejection ratio performance superimposed by multi-stage regulators. At the same time, it takes into account the low output impedance of the regulator and effectively solves the problem of distributed voltage drop in the case of high current on the whole chip. In addition, the structure of the regulator is suitable for all kinds of manufacturing processes, and can be well applied to the power design of all kinds of chips.

【技术实现步骤摘要】
适用于高电源噪声抑制比、低输出阻抗的稳压器
本申请涉及电子
，特别涉及稳压器技术。
技术介绍
稳压器是使输出电压稳定的设备。在各种电子设备中被广泛使用。目前常用的稳压器主要有两个问题，一个问题是电源噪声抑制较低，另一个问题是输出阻抗较高。
技术实现思路
本申请的目的在于提供一种适用于高电源噪声抑制比、低输出阻抗的稳压器，以同时解决常用稳压器电源噪声抑制比低和输出阻抗较高的问题。为了解决上述问题，本申请公开了一种适用于高电源噪声抑制比、低输出阻抗的稳压器，包括N级稳压器，其中N≥2，外部电源与第一级稳压器的输入端连接，前一级稳压器的输出端与后一级稳压器的输入端连接，负载电路与最后一级稳压器的输出端连接，参考电压分别与各级稳压器的参考输入端连接；该最后一级稳压器的输出阻抗低于其他各级稳压器的输出阻抗。在一优选例中，前N-1级该稳压器分别包括第一放大器、源跟随器和反馈电路；该第一放大器和该参考电压连接，该源跟随器的输入端与该第一放大器的输出端连接，该反馈电路连接在该源跟随器的输出端和该第一放大器的输入端之间。在一优选例中，该最后一级稳压器包括放大器、超级源跟随器和反馈电路；该第二放大器和该参考电压连接，该超级源跟随器的输入端与该第二放大器的输出端连接，该反馈电路连接在该超级源跟随器的输出端和该第二放大器的输入端之间。在一优选例中，该超级源跟随器包括第一晶体管、第二晶体管、第一恒流源和第二恒流源，其中，该第一晶体管的栅极与该超级源跟随器的输入端连接，该第一晶体管的源级分别与该第一恒流源的输出端、该第二晶体管的漏极、和该超级源跟随器的输出端连接，该第一晶体管的漏极与该第二晶体管的栅极连接，该第二晶体管的源级接地，该第二恒流源跨接在该晶体管的栅极和源级之间。在一优选例中，该超级源跟随器包括第三晶体管、第四晶体管、第五晶体管、第三恒流源和第四恒流源，其中，该第三晶体管的源级与电源连接，该第三晶体管的漏极与该第四晶体管的源级连接，该第三恒流源串接在该第四晶体管的漏极和地之间，该第四晶体管的栅极与该超级源跟随器的输入端连接，该第四晶体管的源级与该超级源跟随器的输出端连接，该第三晶体管的栅极与该第五晶体管的漏极连接，该第四恒流源串接在该电源和该第五晶体管的漏极之间，该第四晶体管的漏极和该第五晶体管的源级连接，该第五晶体管的栅极与偏置电压连接。在一优选例中，该超级源跟随器包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第五恒流源、第六恒流源和第七恒流源，其中，该第六晶体管的栅极与该超级源跟随器的输入端连接，该第六晶体管的源级与该超级源跟随器的输出端连接，该第五恒流源串接在该第六晶体管的源级和电源之间，该第六恒流源串接在该第六晶体管的漏极和地之间，该第七晶体管的栅极与该第六晶体管的漏极连接，该第七晶体管的源级接地，该第七晶体管的漏极与该第六晶体管的源级连接，该第八晶体管的源级与该第六晶体管的漏极连接，该第八晶体管的栅极接偏置电压，该第七恒流源串接在该第八晶体管的漏极和电源之间，该第九晶体管的源级与电源连接，该第九晶体管的栅极与该八晶体管的漏极连接，该第九晶体管的漏极与该第六晶体管的源级连接。在一优选例中，N＝2。在一优选例中，该适用于高电源噪声抑制比、低输出阻抗的稳压器实集成电路芯片的一个组成部分。本申请实施方式与现有技术相比，至少具有以下区别和效果：本申请提出的级联型稳压器能够提供极高的电源噪声抑制比，并且兼顾较低的输出阻抗。稳压器优越的电源噪声抑制比可以省去芯片外的退藕电容，节约成本；较低的输出阻抗，能够有效地减小全芯片电源网络上的电压降落，有助于提高芯片的整体性能。可以理解，在本申请范围内中，本申请的上述各技术特征和在下文(如实施方式和例子)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。附图说明图1是本申请实施方式中高电源噪声抑制比、低输出阻抗的稳压器结构示意图；图2是本申请实施方式中传统稳压器结构示意图；图3是本申请实施方式中输出级为超级源跟随器的稳压器结构示意图；图4是本申请实施方式中超级源跟随器的基本实现方式示意图；图5是本申请实施方式中超级源跟随器的一个具体实施例的电路示意图；图6是本申请实施方式中超级源跟随器的另一个具体实施例的电路示意图；图7是本申请实施方式中第一级采用传统的源跟随器型的稳压器电路图；图8是本申请实施方式中第二级采用输出级为超级源跟随器的稳压器电路图；图9是本申请实施方式中稳压器的输出阻抗随频率变化的曲线；图10是本申请实施方式中稳压器的电源抑制比随频率变化的曲线。具体实施方式在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。下面是本申请中涉及的部分术语：源跟随器：SourceFollower超级源跟随器：SuperSourceFollower反馈电路：又可称为反馈网络(Feed-backNetwork)为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。本申请的实施方式涉及一种适用于高电源噪声抑制比、低输出阻抗的稳压器，包括N级稳压器，其中N≥2，外部电源与第一级稳压器的输入端连接，前一级稳压器的输出端与后一级稳压器的输入端连接，负载电路与最后一级稳压器的输出端连接，参考电压分别与各级稳压器的参考输入端连接；该最后一级稳压器的输出阻抗低于其他各级稳压器的输出阻抗。本申请提出的级联型稳压器能够提供极高的电源噪声抑制比，并且兼顾较低的输出阻抗。稳压器优越的电源噪声抑制比可以省去芯片外的退藕电容，节约成本；较低的输出阻抗，能够有效地减小全芯片电源网络上的电压降落，有助于提高芯片的整体性能。典型的情况是N＝2，也就是两级稳压器，此时的电路结构示意图如图1所示，其中包括第一级稳压器10(SF-LDO)和第二级稳压器20(SSF-LDO)，外部参考电压作为第一级和第二级稳压器的共同输入参考电压，第一级稳压器10的电源电压由外部电源电压提供，同时第一级稳压器10的输出电压作为第二级稳压器20的电源电压。前N-1级的稳压器的基本结构如图2所示，其中包括第一放大器21、源跟随器22和反馈电路23；该第一放大器21和该参考电压连接，该源跟随器22的输入端与该第一放大器21的输出端连接，该反馈电路23连接在该源跟随器22的输出端和该第一放大器21的输入端之间，源跟随器22的输出端与负载电路24连接。最后一级稳压器的基本结构如图3所示，其中包括放大器、超级源跟随器和反馈电路；该第二放大器31和该参考电压连接，该超级源跟随器32的输入端与该第二放大器31的输出端连接，该反馈电路33连接在该超级源跟随器32的输出端和该第二放大器31的输入端之间，超级源跟随器32的输出端与负载电路34连接。下面对超级源跟随器32进行说明。超级源跟随器不仅兼具源跟随器的功能，还可以低成本地实现较低的输出阻抗，节约面积，其基本实现方式如图4所示。超级源跟随器的工作原理是通过负反馈环路来减小输出阻抗，在图4所示电路中，负反馈环路由晶体管M1和M2组成，I1和I2为恒流源，Vbias为本文档来自技高网...

【技术保护点】
1.一种适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，包括N级稳压器，其中N≥2，外部电源与第一级稳压器的输入端连接，前一级稳压器的输出端与后一级稳压器的输入端连接，负载电路与最后一级稳压器的输出端连接，参考电压分别与各级稳压器的参考输入端连接；所述最后一级稳压器的输出阻抗低于其他各级稳压器的输出阻抗。

【技术特征摘要】
2017.06.25 CN 20171049029631.一种适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，包括N级稳压器，其中N≥2，外部电源与第一级稳压器的输入端连接，前一级稳压器的输出端与后一级稳压器的输入端连接，负载电路与最后一级稳压器的输出端连接，参考电压分别与各级稳压器的参考输入端连接；所述最后一级稳压器的输出阻抗低于其他各级稳压器的输出阻抗。2.根据权利要求1所述的适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，前N-1级所述稳压器分别包括第一放大器、源跟随器和反馈电路；所述第一放大器和所述参考电压连接，所述源跟随器的输入端与所述第一放大器的输出端连接，所述反馈电路连接在所述源跟随器的输出端和所述第一放大器的输入端之间。3.根据权利要求1所述的适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，所述最后一级稳压器包括放大器、超级源跟随器和反馈电路；所述第二放大器和所述参考电压连接，所述超级源跟随器的输入端与所述第二放大器的输出端连接，所述反馈电路连接在所述超级源跟随器的输出端和所述第二放大器的输入端之间。4.根据权利要求3所述的适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，所述超级源跟随器包括第一晶体管、第二晶体管、第一恒流源和第二恒流源，其中，所述第一晶体管的栅极与所述超级源跟随器的输入端连接，所述第一晶体管的源级分别与所述第一恒流源的输出端、所述第二晶体管的漏极、和所述超级源跟随器的输出端连接，所述第一晶体管的漏极与所述第二晶体管的栅极连接，所述第二晶体管的源级接地，所述第二恒流源跨接在所述晶体管的栅极和源级之间。5.根据权利要求3所述的适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，所述超级源跟随器...

【专利技术属性】
技术研发人员：李婧，高茁，钟英权，
申请(专利权)人：深圳市前海方成微电子有限公司，
类型：发明
国别省市：广东,44