一种基于嵌入式应用系统的高速PCB设计方法技术方案

本发明专利技术公开一种基于嵌入式应用系统的高速PCB设计方法，涉及PCB设计及验证领域；针对信号问题，绘制电路原理图和PCB，进行前端和后端的可靠性验证，根据仿真结果确定元器件和接插件的布局以及走线规则，对完成布线的PCB进行信号完整性验证，保证设计的电路的正常运行，利用本发明专利技术削弱或消除相关噪声，有效抑制噪声，增强高速PCB电路设计的稳定性，提高产品设计的成功率，还在智能设备的升级替换等方面有重要的借鉴作用，具有很高的实用价值和广阔的市场前景。

A high speed PCB design method based on embedded application system

The invention discloses a high-speed PCB design method based on embedded application system, which relates to the field of PCB design and verification. Aiming at signal problems, the circuit schematic diagram and PCB are drawn to verify the reliability of the front end and the back end, and the layout and routing rules of components and connectors are determined according to simulation results. To verify the signal integrity and ensure the normal operation of the designed circuit, using the present invention to weaken or eliminate the relevant noise, effectively suppress noise, enhance the stability of high-speed PCB circuit design, improve the success rate of product design, and have an important reference role in the upgrading and replacement of intelligent equipment. Use value and broad market prospect.

【技术实现步骤摘要】
一种基于嵌入式应用系统的高速PCB设计方法
本专利技术公开一种PCB设计方法，涉及PCB设计及验证领域，具体地说是一种基于嵌入式应用系统的高速PCB设计方法。
技术介绍
现代电子系统向着封装小、规模大、速度快的趋势发展，与此同时，超大规模集成电路中，芯片的密度越来越大，PCB电路设计愈加复杂。尤其在嵌入式应用系统中高速PCB电路设计是当前众多电子产品研发的必要流程和重要环节。本专利技术提供一种基于嵌入式应用系统的高速PCB设计方法，针对信号问题，绘制电路原理图和PCB，进行前端和后端的可靠性验证，根据仿真结果确定元器件和接插件的布局以及走线规则，对完成布线的PCB进行信号完整性验证，保证设计的电路的正常运行，利用本专利技术削弱或消除相关噪声，有效抑制噪声，增强高速PCB电路设计的稳定性，提高产品设计的成功率，还在智能设备的升级替换等方面有重要的借鉴作用，具有很高的实用价值和广阔的市场前景。
技术实现思路
本专利技术针对现有技术存在的不足和问题，提供一种基于嵌入式应用系统的高速PCB设计方法，本专利技术提出的具体方案是：一种基于嵌入式应用系统的高速PCB设计方法，根据嵌入式应用系统的需求，绘制嵌入式应用系统的高速PCB电路设计的电路原理图，利用PCB开发工具对PCB进行前端仿真，并制定PCB电路设计中的阻抗控制规则和布线参数规则，根据仿真结果和制定的阻抗控制规则和布线参数规则确定PCB元器件及接插件的布局布线，对完成布局布线的PCB进行后端信号完整性的仿真验证，保证高速PCB电路正常运行。所述的方法中阻抗控制规则中布线长度延迟小于速率的1/6。所述的方法中对PCB中信号线的串扰进行前端Line仿真，制定在保持PCB大小不变的情况下，最大程度的改变线与线之间的距离，PCB的信号层尽可能接近参考平面的布线参数规则。所述的方法中对PCB中信号线的串扰进行前端Board仿真，使用过孔和有损仿真，运行Wizard向导，修正信号线端接电电阻阻值，改善信号线发生阻抗突变，信号波形发生畸变的情况。一种基于嵌入式应用系统的高速PCB，根据所述的基于嵌入式应用系统的高速PCB设计方法设计得到，其中根据嵌入式应用系统的需求，绘制嵌入式应用系统的高速PCB电路设计的电路原理图，利用PCB开发工具对PCB进行前端仿真，制定PCB电路设计中的阻抗控制规则和布线参数规则，并根据仿真结果和制定的阻抗控制规则和布线参数规则确定PCB元器件及接插件的布局布线，对完成布局布线的PCB进行后端信号完整性的仿真验证，保证高速PCB电路正常运行。所述的PCB，制定PCB电路设计中阻抗控制规则的布线长度延迟小于速率的1/6。本专利技术的有益之处是：本专利技术提供一种基于嵌入式应用系统的高速PCB设计方法，针对信号问题，绘制电路原理图和PCB，进行前端和后端的可靠性验证，根据仿真结果确定元器件和接插件的布局以及走线规则，对完成布线的PCB进行信号完整性验证，保证设计的电路的正常运行，利用本专利技术削弱或消除相关噪声，有效抑制噪声，增强高速PCB电路设计的稳定性，提高产品设计的成功率，还在智能设备的升级替换等方面有重要的借鉴作用，具有很高的实用价值和广阔的市场前景。附图说明图1本专利技术方法中信号传输线反射仿真图；图2利用本专利技术方法布线参数规则调整后的串扰仿真图；图3利用本专利技术方法改变串接电阻后的仿真图；图4利用本专利技术方法设计中电气层3.3V电源网络的电压分布图；图5利用本专利技术方法设计中电气层3.3V电源网络的电流密度分布图。具体实施方式本专利技术提供一种基于嵌入式应用系统的高速PCB设计方法，根据嵌入式应用系统的需求，绘制嵌入式应用系统的高速PCB电路设计的电路原理图，利用PCB开发工具对PCB进行前端仿真，并制定PCB电路设计中的阻抗控制规则和布线参数规则，根据仿真结果和制定的阻抗控制规则和布线参数规则确定PCB元器件及接插件的布局布线，对完成布局布线的PCB进行后端信号完整性的仿真验证，保证高速PCB电路正常运行。同时提供根据所述的基于嵌入式应用系统的高速PCB设计方法设计得到的一种基于嵌入式应用系统的高速PCB。利用本专利技术方法，根据嵌入式应用系统的需求，计算电路系统中每个单元的功耗，正确布局并适当增大电源网络的宽度，可以利用Cadence、AltiumDesigner、PADS等工具绘制嵌入式应用系统的高速PCB电路设计的电路原理图，电路原理图图上体现PCB的所用芯片、网络控制器、还包括CAN、NandFlash、DataFlash、时钟芯片、RS232/485接口、电源管理和数据采集等部分，其中PCB所用芯片如AT91SAM9263作为主控制器，K4S561632H作为SDRAM存储芯片等；将绘制好的电路原理图导入PCB开发工具，比如Cadence，进行前端仿真，并制定PCB电路设计中的阻抗控制规则和布线参数规则；其中在阻抗控制规则制定中，将设计中要求布线长度延迟小于速率的1/6，可选用电容率为4.3的板材，例如计算的信号延迟为1.47×108m/s，而驱动端IBIS文件中上升沿dv/dt_r一般为1.43ns，因此走线最长为1/6×1.4×5.79=34mm，并根据反复仿真试验，得出最小振铃的走线为8.89mm，可能的带状信号线的阻抗为52.7Ω，驱动侧的I/O阻抗为9.6Ω，则串接电阻的阻值可为43.1Ω，如图1所示的仿真结果；对PCB中信号线的串扰进行前端Line仿真时，在保持PCB电路板大小不变的情况下，最大程度的改变线与线之间的距离，电路板中的信号层尽可能接近参考平面，因此线间距可为0.38mm，内层带状线与电源层距离可为0.203mm，带状线与地层距离调整为0.46mm，仿真结果如图2所示，信号线向外散射的线条是电场线，以信号线为中心的环形线是磁场线，可见，串扰是容性耦合和感性耦合噪声的叠加；对PCB中信号线的串扰进行前端Board仿真时，使用过孔和有损仿真，运行Wizard向导，修正信号线端串接电阻阻值为46.9Ω，通过仿真分析，其中被害网络和进攻网络的串扰如图3所示，网络的信号已经得到改善，在信号线上引起的干扰强度也明显降低，因此改善了信号线发生阻抗突变，信号波形发生畸变的情况；根据上述仿真结果确定PCB元器件及接插件的布局布线，对完成布局布线的PCB进行后端信号完整性的仿真验证，分别进行存储总线仿真、以太网差分总线仿真、电源完整性仿真以及电磁兼容性分析，使得最后得到的仿真结果真实性强，保证高速PCB电路正常运行。此外，还可利用其它工具进行PCB设计前端和后端的仿真验证，比如HyperLynx和ADS仿真工具等。利用上述本专利技术方法，针对相关串扰、电磁干扰、振铃和电源完整性等信号问题，有效地削弱或消除相关噪声，增强高速PCB电路设计的稳定性，提高产品设计的成功率。本文档来自技高网...

【技术保护点】
1.一种基于嵌入式应用系统的高速PCB设计方法，其特征是根据嵌入式应用系统的需求，绘制嵌入式应用系统的高速PCB电路设计的电路原理图，利用PCB开发工具对PCB进行前端仿真，并制定PCB电路设计中的阻抗控制规则和布线参数规则，根据仿真结果和制定的阻抗控制规则和布线参数规则确定PCB元器件及接插件的布局布线，对完成布局布线的PCB进行后端信号完整性的仿真验证，保证高速PCB电路正常运行。

【技术特征摘要】
1.一种基于嵌入式应用系统的高速PCB设计方法，其特征是根据嵌入式应用系统的需求，绘制嵌入式应用系统的高速PCB电路设计的电路原理图，利用PCB开发工具对PCB进行前端仿真，并制定PCB电路设计中的阻抗控制规则和布线参数规则，根据仿真结果和制定的阻抗控制规则和布线参数规则确定PCB元器件及接插件的布局布线，对完成布局布线的PCB进行后端信号完整性的仿真验证，保证高速PCB电路正常运行。2.根据权利要求1所述的方法，其特征是所述阻抗控制规则中布线长度延迟小于速率的1/6。3.根据权利要求1或2所述的方法，其特征是对PCB中信号线的串扰进行前端Line仿真，制定在保持PCB大小不变的情况下，最大程度的改变线与线之间的距离，PCB的信号层尽可能接近参考平面的布线参数规则。4.根据权利要求3所述的...

【专利技术属性】
技术研发人员：李俊杰，席现国，徐通，
申请(专利权)人：山东超越数控电子股份有限公司，
类型：发明
国别省市：山东,37