一种Flash数据分析过滤器制造技术

本发明专利技术涉及闪存技术领域，尤其涉及一种Flash数据分析过滤器。本发明专利技术提供一种Flash数据分析过滤器，在闪存和LA（逻辑分析仪）之间串接FPGA小板，对FPGA进行编程，通过VHDL硬件描述语言对电路设计进行描述，再通过闪存的ALE(地址命令线）或者CLE(flash命令线）进行触发。本发明专利技术能够降低分析数据时候的工作量，降低使用成本，因为可以设定保留特定长度的数据包，从而大量减少用户数据，结构简单。

A Flash data analysis filter

The invention relates to the field of flash memory technology, in particular to a Flash data analysis filter. The invention provides a Flash data analysis filter, which connects a FPGA board between flash memory and LA (logic analyzer), programms the FPGA, describes the circuit design by VHDL hardware description language, and triggers by flash ALE (address command line) or CLE (flash command line). The invention can reduce the workload and the use cost when analyzing data, because it can set and reserve a specific length of data packet, thereby greatly reducing user data, and has simple structure.

【技术实现步骤摘要】
一种Flash数据分析过滤器
本专利技术涉及闪存
，尤其涉及一种Flash数据分析过滤器。
技术介绍
在闪存行业，对产品问题需要进行数据分析，常规方式就是通过LA连通闪存（图2），抓取数据，然后进行数据分析，但是LA本身只是一个数据抓取的设备，他不能进行数据区分，所以抓取的数据有系统数据（系统数据包含系统操作命令，地址，启动引导数据）和用户数据（用户数据包含文件系统分区表，用户存储文件）。常规LA（参考型号TL2236，参考单价8000RMB）系统内存只有72Mbit，抓取的数据也就只能抓取100-200ms，这个数据长度连一个启动过程都不能抓取完成，中高档的LA（参考型号TL3234B+/LA3036B参考单价27000/56000RMB）这种LA可以抓取整个系统启动过程，但是因为包含用户数据，所以分析的时候需要进行数据分类识别，工作量庞大。
技术实现思路
针对现有技术中存在的缺陷或不足，本专利技术采取的技术方案为提供一种Flash数据分析过滤器，在闪存和LA（逻辑分析仪）之间串接FPGA小板，对FPGA进行编程，通过VHDL硬件描述语言对电路设计进行描述，再通过闪存的ALE(地址命令线）或者CLE(flash命令线）进行触发。作为本专利技术的进一步改进，对FPGA进行编程，包括以下步骤：步骤一：设定过滤数据，只保留命令；步骤二：设定保留固定数据长度；作为本专利技术的进一步改进，触发条件为在ALE或者CLE上升沿时。作为本专利技术的进一步改进，对不符合步骤一和步骤二的丢弃数据包，对符合步骤一和步骤二的的数据通过分析过滤板连通LA（逻辑分析仪），进行人工数据分析。作为本专利技术的进一步改进，对RE(读命令控制线）和WE（写命令控制线）进行计数，配合ALE和CLE，保留特定长度数据包。本专利技术的有益效果是：本专利技术能够降低分析数据时候的工作量，降低使用成本，因为可以设定保留特定长度的数据包，从而大量减少用户数据，结构简单。附图说明图1是本专利技术提供的流程图；图2是现有技术产品结构图；图3是使用了数据分析过滤器的示意图；图4是本专利在闪存和LA直接串接FPGA小板的结构示意图。具体实施方式下面结合附图说明及具体实施方式对本专利技术进一步说明。如图1所示，本专利技术提供一种Flash数据分析过滤器，在闪存和LA（逻辑分析仪）之间串接FPGA小板，对FPGA进行编程，通过VHDL硬件描述语言对电路设计进行描述，再通过闪存的ALE(地址命令线）或者CLE(flash命令线）进行触发。对FPGA进行编程，包括以下步骤：步骤一：设定过滤数据，只保留命令；步骤二：设定保留固定数据长度；触发条件为在ALE或者CLE上升沿时。对不符合步骤一和步骤二的丢弃数据包，对符合步骤一和步骤二的的数据通过分析过滤板连通LA（逻辑分析仪），进行人工数据分析。人工分析判断准则依照flash公开资料和工程师从业经验进行分析，分析难点在于从业经验的丰富程度。因为大幅度降低了数据量，例如现行主流的flash是16Kpage，一次操作数据量为18Kbytes,采用过滤板后保留8个数据是8bytes（flash一个操作前面是6个地址数据2个命令数据后面是用户数据），数据为之前的2250分之1，所以大幅度降低工程师的分析难度对RE(读命令控制线）和WE（写命令控制线）进行计数，配合ALE和CLE，保留特定长度数据包。例如：设定保留8个数据长度，在ALE或者CLE有一次上升沿的时候将计数器清零，连通flash和LA然后检测RE和WE出现下降沿的次数，每出现一次计数器加1，当计数器达到8次的时候切断flash和LA之间的连接，当ALE或者CLE重新出现一次将计数器重新清零，连通flash和LA进行新一轮的数据过滤。（注：flash操作RE和WE都是低有效，ALE和CLE都是高有效，有效操作falsh会响应，无效操作flash不会响应）在闪存数据抓取如果使用了数据分析过滤器（图3），过滤器可以直接将用户数据过滤或者保留设定长度的数据包，只保留命令和地址，在分析问题的时候，使用常规LA或者中高档的LA都可以抓取完整的启动过程，并且因为可以设定保留特定长度的数据包，从而大量减少用户数据，降低分析数据时候的工作量。数据过滤器的实现方式，在闪存和LA直接串接FPGA小板（图4），对FPGA进行编程，通过闪存的ALE(地址命令线）或者CLE(flash命令线）进行触发，从而达到只保留地址和命令这种效果，并且可以对RE(读命令控制线）WE（写命令控制线）进行计数，配合ALE和CLE，从而达到保留特定长度（自选设置）数据包。以上内容是结合具体的优选实施方式对本专利技术所作的进一步详细说明，不能认定本专利技术的具体实施只局限于这些说明。对于本专利技术所属
的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种Flash数据分析过滤器，其特征在于：在闪存和LA（逻辑分析仪）之间串接FPGA小板，对 FPGA进行编程，通过VHDL硬件描述语言对电路设计进行描述，再通过闪存的ALE(地址命令线）或者CLE(flash命令线）进行触发。

【技术特征摘要】
1.一种Flash数据分析过滤器，其特征在于：在闪存和LA（逻辑分析仪）之间串接FPGA小板，对FPGA进行编程，通过VHDL硬件描述语言对电路设计进行描述，再通过闪存的ALE(地址命令线）或者CLE(flash命令线）进行触发。2.根据权利要求1所述的Flash数据分析过滤器，其特征在于：对FPGA进行编程，包括以下步骤：步骤一：设定过滤数据，只保留命令；步骤二：设定保留固定数据长度。3.根据权利要求1所述的...

【专利技术属性】
技术研发人员：何勇，
申请(专利权)人：深圳市德名利电子有限公司，
类型：发明
国别省市：广东,44