用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起制造技术

描述了用于自适应地修改管控PCIe接口进入到低功率状态中的等待时间的系统、方法和装置。一种由PCIe接口的控制器执行的方法，包括：确定数据突发正在PCIe链路上被传送，将定时器配置成当在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知，当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时使该PCIe接口的一个或多个电路进入低功率状态，以及当在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的次数超过阈值最大次数时增大该进入等待时间时段。

【技术实现步骤摘要】
【国外来华专利技术】用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起相关申请的交叉引用本申请要求于2016年3月15日向美国专利商标局提交的非临时申请No.15/070,381的优先权和权益，其全部内容通过援引纳入于此。
本公开一般涉及外围通信接口，尤其涉及用于管理快速外围组件互连接口的功率状态的技术。
技术介绍
移动通信设备可包括各种各样的组件，包括电路板、集成电路(IC)设备和/或片上系统(SoC)设备。这些组件可包括处理电路、用户接口组件、存储和其他外围组件。各组件之间的通信可使用遵循标准定义的规范和协议操作的总线来实现。在一个示例中，快速外围组件互连(PCIe)接口提供支持两个设备使用包括一个或多个串行全双工通道的链路进行互连的共享并行总线架构。电池操作的设备(包括某些移动通信设备)通常被设计成满足越来越严格的功耗预算以最大化电池寿命。PCIe接口支持在PCIe链路空闲时对总线接口电路进行禁用和/或降电以节省功率的功率管理方案。这些功率管理方案可能引入与进入和退出低功率状态所需的时间相关的显著数据通信等待时间。随着应用生成不断增加的对改善的通信能力(包括更高数据率、更低数据传输等待时本文档来自技高网...

【技术保护点】
1.一种由快速外围组件互连接口的控制器执行的方法，包括：确定数据突发正在PCIe链路上被传送；将定时器配置成当在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知；当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时使PCIe接口的一个或多个电路进入低功率状态；以及当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的次数超过阈值最大次数时增大所述进入等待时间时段。

【技术特征摘要】
【国外来华专利技术】2016.03.15 US 15/070,3811.一种由快速外围组件互连接口的控制器执行的方法，包括：确定数据突发正在PCIe链路上被传送；将定时器配置成当在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知；当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时使PCIe接口的一个或多个电路进入低功率状态；以及当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的次数超过阈值最大次数时增大所述进入等待时间时段。2.如权利要求1所述的方法，其特征在于，增大所述进入等待时间时段包括：将所述进入等待时间时段加倍。3.如权利要求1所述的方法，其特征在于，进一步包括：当所述PCIe接口在所述数据突发的传输期间未进入所述低功率状态时减小所述进入等待时间时段。4.如权利要求1所述的方法，其特征在于，进一步包括：当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的所述次数小于阈值最小次数时减小所述进入等待时间时段。5.如权利要求4所述的方法，其特征在于，减小所述进入等待时间时段包括：将所述进入等待时间时段减半。6.如权利要求4所述的方法，其特征在于，减小所述进入等待时间时段包括：恢复用于所述进入等待时间时段的先前时间段。7.如权利要求1所述的方法，其特征在于，使所述PCIe接口的一个或多个电路进入所述低功率状态包括：禁用耦合至所述PCIe接口的收发机的一个或多个电路。8.如权利要求1所述的方法，其特征在于，使所述PCIe接口的一个或多个电路进入所述低功率状态包括：禁用或门控所述PCIe接口的一个或多个电路所使用的时钟信号。9.如权利要求1所述的方法，其特征在于，使所述PCIe接口的一个或多个电路进入所述低功率状态包括：使耦合至所述PCIe接口的两个或更多个设备中的电路进入所述低功率状态。10.一种装置，包括：快速外围组件互连(PCIe)接口，其被适配成将所述装置耦合至PCIe链路；以及控制器，其中在PCIe链路上传送的数据突发期间，所述控制器被配置成：确定所述PCIe链路何时已进入空闲状态；启用定时器，所述定时器被适配成当在确定所述PCIe链路已进入所述空闲状态之后流逝了进入等待时间时段时发信令通知；当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时使所述PCIe接口的一个或多个电路进入低功率状态；以及当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的次数超过阈值最大次数时增大所述进入等待时间时段。11.如权利要求10所述的装置，其特征在于，所述控制器被配置成：增大所述进入等待时间时段包括将所述进入等待时间时段加倍。12.如权利要求10所述的装置，其特征在于，所述控制器被配置成：当所述PCIe接口在所述数据突发的传输期间未进入所述低功率状态时减小所述进入等待时间时段。13.如权利要求10所述的装置，其特征在于，所述控制器被配置成：当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的所述次数小于阈值最小次数时减小所述进入等待时间时段。14.如权利要求13所述的装置，其特征在于，所述控制器被配置成：通过将所述进入等待时间时段减半来减小所述进入等待时间时段。15.如权利要求13所述的装置，其特征在于，所述控制器被配置成：通过恢复用于所述进入等待时间时段的先前时间段来减小所述进入等待时间时段。16.如权利要求10所述的装置，其特征在于，所述控制器被配置成：通过禁用耦合至所述PCIe接口的收发机的一个或多个电路来使所述PCIe接口的所述一个或多个电路进入所述低功率状态。17.如权利要求10所述的装置，其特征在于，所述控制器被配置成：通过禁用或门控所述PCIe接口的一个或多个电路所使用的时钟信号来使所述PCIe接口的所述一个或多个电路进入所述...

【专利技术属性】
技术研发人员：N·克拉卡，M·克里希纳莫泽瑞，H·苏库马，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US