用于在模块总线和AXI总线之间转化请求的总线桥制造技术

用于总线桥接的方法包括提供耦合在至少一个模块总线（132）与至少一个高级可扩展接口（AXI）总线（162）之间的总线接口设备（110）以用于在模块总线与AXI总线之间转化总线请求。总线接口设备包括逻辑（114）。逻辑配置成接收（304、354）作为模块总线协议R/W请求和AXI总线协议R/W请求中的一个的读取/写入（R/W）请求，并且缓冲（306、356）R/W请求以提供经缓冲的R/W请求。如果经缓冲的R/W请求是模块总线协议R/W请求，则逻辑将经缓冲的R/W请求转化（310）到第一AXI协议相符请求，并且如果经缓冲的R/W请求是AXI总线协议R/W请求，则逻辑将经缓冲的R/W请求转化（360）到第一模块总线协议相符请求。将经转化的请求传输（312、362）到其相应的总线。

【技术实现步骤摘要】
【国外来华专利技术】用于在模块总线和AXI总线之间转化请求的总线桥
所公开的实施例涉及在工业通信中使用的电路与微处理器之间的电路间通信，并且更具体地涉及用于在模块总线与高级可扩展接口（AXI）总线之间转化读取/写入请求的总线桥。
技术介绍
工业设施使用通信网络来发射和接收信息和数据。工业设施可以包括各种工业与应用，诸如过程或工业制造、建筑物自动化、变电站自动化和自动仪表读取。通信网络可以使用与彼此通信的多种计算机、服务器和其它设备。工业设施可以具有随时间而要求更新和更换的传统通信设备。不幸的是，在数年之后，制造商可以不继续支持特定通信协议的设备的制造。面临废弃的一个这样的传统系统是支持模块总线通信协议的基于局部控制网络（LCN）机架的系统。支持现代通信协议的较新的设备（诸如高级可扩展接口总线）不能够与利用模块总线的系统通信。
技术实现思路
提供本
技术实现思路
来以简化形式引入下面在包括所提供的附图的具体实施方式中进一步描述的所公开的概念的简要选择。此
技术实现思路
不旨在限制所要求保护的主题的范围。所公开的实施例包括一种用于总线桥接的方法。方法包括提供通信地耦合在至少一个模块总线与至少一个高级可扩展接口（AXI）总线之间的总线接口设备以用于在模块总线与AXI总线之间转化总线请求。总线接口设备包括逻辑，诸如门阵列或可编程逻辑（此后称为逻辑或可编程逻辑）。逻辑配置成接收作为模块总线协议（模块总线协议R/W请求）和AXI总线协议（AXI总线协议R/W请求）中的一个的读取/写入（R/W）请求，并且缓冲R/W请求以提供经缓冲的R/W请求。如果经缓冲的R/W请求是模块总线协议R/W请求，则逻辑将经缓冲的R/W请求转化到第一AXI协议相符请求，以及如果经缓冲的R/W请求是AXI总线协议R/W请求，则逻辑将经缓冲的R/W请求转化到第一模块总线协议相符请求。将第一AXI协议相符请求传输到AXI总线，或者将第一模块总线协议相符请求传输到模块总线。另一个所公开的实施例包括一种总线接口设备。总线接口设备包括处理器和与处理器通信的逻辑，诸如门阵列或可编程逻辑。总线接口设备通信地耦合在至少一个模块总线与至少一个高级可扩展接口（AXI）总线之间以用于在模块总线与AXI总线之间转化总线请求。逻辑配置成接收作为模块总线协议（模块总线协议R/W请求）和AXI总线协议（AXI总线协议R/W请求）中的一个的读取/写入（R/W）请求，并且缓冲R/W请求以提供经缓冲的R/W请求。如果经缓冲的R/W请求是模块总线协议R/W请求，则逻辑将经缓冲的R/W请求转化到第一AXI协议相符请求，以及如果经缓冲的R/W请求是AXI总线协议R/W请求，则逻辑将经缓冲的R/W请求转化到第一模块总线协议相符请求。将第一AXI协议相符请求传输到AXI总线，或者将第一模块总线协议相符请求传输到模块总线。附图说明图1是根据示例实施例的用于在模块总线与AXI总线之间转化读取/写入请求的示例总线桥接口设备的框图。图2是根据示例实施例的总线桥接口设备的示例可编程逻辑的框图。图3A是示出了根据示例实施例的从模块总线向AXI总线转化读取/写入请求的示例方法中的步骤的流程图。图3B是示出了根据示例实施例的从AXI总线向模块总线转化读取/写入请求的示例方法中的步骤的流程图。图4A是示出了根据示例实施例的执行从AXI总线请求的示例方法中的步骤的流程图。图4B是示出了根据示例实施例的执行主AXI总线请求的示例方法中的步骤的流程图。图5是示出了根据示例实施例的处置总线桥接口设备中的错误的示例方法中的步骤的流程图。具体实施方式参照附图来描述所公开的实施例，其中相似的参考数字用来贯穿各图指代相似或等同的元件。各图未按照比例绘制，并且它们仅仅被提供来说明某些所公开的方面。在下文参照用于说明的示例应用来描述若干所公开的方面。应当理解到，阐述了许多具体细节、关系和方法来提供所公开的实施例的全面理解。然而，相关领域中的普通技术人员将容易地认识到，本文公开的主题可以在没有具体细节中的一个或多个或者利用其它方法来实践。在其它实例中，没有详细地示出公知的结构或操作以避免使某些方面模糊不清。本公开不被动作或事件的图示的次序限制，因为一些动作可以按不同次序发生和/或与其它动作或事件同时发生。此外，并不要求所有所图示的动作或事件来实现依照本文公开的实施例的方法论。而且，在没有进一步地限制的情况下，如本文中使用的术语“耦合到”或者“与……耦合”（等等）意图描述间接或直接的电连接。因此，如果第一设备“耦合”到第二设备，该连接可以是通过直接电连接（其中仅存在路径中的寄生效应），或者是通过经由中间项目（包括其它设备和连接）的间接电连接。对于间接耦合，中间项目一般不修改信号的信息，但是可以调整其电流水平、电压水平和/或功率水平。图1图示了用于在模块总线与高级可扩展接口总线之间转化读取/写入请求的示例系统100的框图。如图1中所示，系统100包括经由模块总线132与一个或多个局部控制网络（LCN）设备130通信的总线接口设备110。模块总线132可以包括单向的数据、地址线路和控制线路142。总线接口设备110进一步经由AXI总线162与一个或多个AXI设备160通信。模块总线132可以包括数据双向的数据、地址和控制线路146。总线接口设备110包括耦合到相关联的内部存储器122和到外部存储器124的处理器112（例如，数字信号处理器（DSP）、微处理器或者微控制器单元（MCU））。处理器112还耦合到逻辑114，所述逻辑114促进模块总线132与AXI总线162之间的读取/写入请求的转化。在一个实施例中，逻辑114是专用集成电路（ASIC）。在另一个实施例中，逻辑114是门阵列，诸如现场可编程门阵列（FPGA）。逻辑114可以执行本文描述的操作、应用、方法或者方法论中的任何一个或多个。逻辑114执行模块总线132与AXI总线162之间的读取/写入请求的转化，因为人类不能以大约纳秒来连续地监视和转化读取/写入请求，由于这让人做起来显然太快。在一个实施例中，处理器122在正常操作期间而在系统通电期间配置逻辑114（除了在用于测试和调试的测试行动联合团（JTAG）模式中）。处理器112可以包括连接到AXI互连的AXI总线接口。总线接口设备110处于在可编程逻辑114中实现的AXI互连与模块总线接口118之间。在系统通电之后，处理器112利用AXI总线接口设备逻辑、模块总线接口逻辑和局部控制网络接口（LCNI）来配置可编程逻辑114。在配置可编程逻辑114之后，处理器112经由总线接口设备110和模块总线接口118与局部控制网络接口（LCNI）通信。示出逻辑114，包括用于所接收的读取/写入请求的临时存储的一个或多个缓冲器116。逻辑114还包括模块总线接口118和AXI总线接口120。逻辑114是经由状态机的使用而可编程为在模块总线132与AXI总线162之间转化读取/写入请求的硬件。模块总线接口118包含电子电路，所述电子电路执行所接收的AXI总线协议读取/写入请求向模块总线协议请求的转化。AXI总线接口120包含电子电路，所述电子电路执行所接收的模块总线协议读取/写入请求向AXI总线协议请求的转化。在一个特定实施例中，总线接口设备110可以是从Cali本文档来自技高网...

【技术保护点】
1.一种用于总线桥接的方法，包括：提供通信地耦合在至少一个模块总线（132）与至少一个高级可扩展接口（AXI）总线（162）之间的总线接口设备（110）以用于在所述模块总线与所述AXI总线之间转化总线请求，所述总线接口设备包括逻辑（114），其中所述逻辑配置成：接收（304、354）作为模块总线协议（模块总线协议R/W请求）和AXI总线协议（AXI总线协议R/W请求）中的一个的读取/写入（R/W）请求；缓冲（306、356）所述R/W请求以提供经缓冲的R/W请求；如果所述经缓冲的R/W请求是所述模块总线协议R/W请求，则将所述经缓冲的R/W请求转化（310）到第一AXI协议相符请求，并且如果所述经缓冲的R/W请求是所述AXI总线协议R/W请求，则将所述经缓冲的R/W请求转化（360）到第一模块总线协议相符请求；并且将所述第一AXI协议相符请求传输（312、362）到所述AXI总线，或者将所述第一模块总线协议相符请求传输（312、362）到所述模块总线。

【技术特征摘要】
【国外来华专利技术】2016.02.23 US 15/0512391.一种用于总线桥接的方法，包括：提供通信地耦合在至少一个模块总线（132）与至少一个高级可扩展接口（AXI）总线（162）之间的总线接口设备（110）以用于在所述模块总线与所述AXI总线之间转化总线请求，所述总线接口设备包括逻辑（114），其中所述逻辑配置成：接收（304、354）作为模块总线协议（模块总线协议R/W请求）和AXI总线协议（AXI总线协议R/W请求）中的一个的读取/写入（R/W）请求；缓冲（306、356）所述R/W请求以提供经缓冲的R/W请求；如果所述经缓冲的R/W请求是所述模块总线协议R/W请求，则将所述经缓冲的R/W请求转化（310）到第一AXI协议相符请求，并且如果所述经缓冲的R/W请求是所述AXI总线协议R/W请求，则将所述经缓冲的R/W请求转化（360）到第一模块总线协议相符请求；并且将所述第一AXI协议相符请求传输（312、362）到所述AXI总线，或者将所述第一模块总线协议相符请求传输（312、362）到所述模块总线。2.权利要求1所述的方法，其中所述AXI总线协议R/W请求包括主读取或写入请求或者从读取或写入请求中的至少一个。3.权利要求2所述的方法，还包括：响应于所述R/W请求是所述主读取或写入请求，执行（454）所述主读取或写入请求。4.权利要求2所述的方法，还包括：响应于所述R/W请求是所述从读取或写入请求，确定（406）主总线读取有效或写入有效信号是否指示所述从读取或写入请求有效；以及响应于所述从读取或写入请求有效，执行（408）所述从读取或写入请求。5.权利要求1所述的方法，其中所述逻辑还包括以下中的至少一个：从写入数据有限状态机（FSM）（230）；从读取数据FSM（232）；主写入FSM（234）；主读取FSM（236）；以及模块总线接口FSM（240）。6.权利要求1所述的方法，其中...

【专利技术属性】
技术研发人员：SD马尼克芬，DL柯克，JW古斯丁，
申请(专利权)人：霍尼韦尔国际公司，
类型：发明
国别省市：美国,US