当前位置: 首页 > 专利查询>英特尔公司专利>正文

存储器侧高速缓存内容的持久性高速缓存制造技术

技术编号:19240246 阅读:28 留言:0更新日期:2018-10-24 03:51
本申请涉及存储器侧高速缓存内容的持久性高速缓存。公开和讨论了用于设备、系统和方法的存储器侧高速缓存内容的持久性高速缓存。在包括易失性存储器(VM)和非易失性存储器(NVM)二者的系统中,二者映射到系统地址空间,软件应用直接访问NVM,并且将VM的部分用作用于NVM的存储器侧高速缓存(MSC)。当丧失电力时,将MSC高速缓存内容的至少部分拷贝到NVM中的存储区,当系统重启后将所述MSC高速缓存内容的至少部分恢复到MSC。

【技术实现步骤摘要】
存储器侧高速缓存内容的持久性高速缓存
技术介绍
计算机系统通过执行形成计算机程序的指令序列进行操作。这些指令序列存储在存储器子系统中,连同通过指令在其上操作的任何数据,指令序列和数据二者在必要时由诸如中央处理单元之类的处理器检索。CPU的速度相比于它们针对数据和指令代码所依赖于的存储器子系统而言以快得多的速率增加,并且照此,存储器子系统可能是明显的性能瓶颈。虽然对该瓶颈的一种解决方案将是在计算机系统中主要使用仅非常快的存储器,诸如静态随机存取存储器,但是这样的存储器的成本将是过高的。为了平衡成本与系统性能,典型地以分层结构组织存储器子系统架构,其中较快的昂贵存储器靠近处理器在顶部操作,较慢的较便宜的存储器操作为底部处的存储存储器,并且具有中间速度和成本的存储器操作在存储器层次的中部中。可以实现另外的技术以便进一步改进存储器层次的有效性。例如,存储器层级之间的数据的高速缓存缓冲可以降低较低速度存储器被访问的频率。在另一示例中,可以使用并行访问通道,既在存储器层级内也在存储器层级之间,以并行执行数据操作。附图说明图1A图示了依照示例实施例的持久性高速缓存子系统;图1B图示了依照示例实施例的持久本文档来自技高网...

【技术保护点】
1.一种系统,包括:配置成当使用时映射到系统地址空间并且可由软件应用直接访问的非易失性存储器(NVM),NVM包括存储器侧高速缓存(MSC)储存,所述MSC储存映射到系统地址空间,并且被预留以用于在电力中断期间存储持久性高速缓存数据;配置成当使用时映射到系统地址空间的易失性存储器(VM),VM包括映射到系统地址空间并且被预留作为用于NVM的MSC的MSC区;MSC控制器,所述MSC控制器通信耦合到VM和NVM,并且配置成管理针对一个或多个软件应用的MSC区与NVM之间的高速缓存;通信耦合到NVM和VM的异步存储器刷新(AMR)控制器,AMR包括AMR电路,AMR电路配置成:接收电力中断的通知;...

【技术特征摘要】
2017.03.31 US 15/4768661.一种系统,包括:配置成当使用时映射到系统地址空间并且可由软件应用直接访问的非易失性存储器(NVM),NVM包括存储器侧高速缓存(MSC)储存,所述MSC储存映射到系统地址空间,并且被预留以用于在电力中断期间存储持久性高速缓存数据;配置成当使用时映射到系统地址空间的易失性存储器(VM),VM包括映射到系统地址空间并且被预留作为用于NVM的MSC的MSC区;MSC控制器,所述MSC控制器通信耦合到VM和NVM,并且配置成管理针对一个或多个软件应用的MSC区与NVM之间的高速缓存;通信耦合到NVM和VM的异步存储器刷新(AMR)控制器,AMR包括AMR电路,AMR电路配置成:接收电力中断的通知;从MSC区中的高速缓存数据标识在重启后要恢复的恢复高速缓存数据;并且将恢复高速缓存数据从MSC区拷贝到MSC储存作为持久性高速缓存数据。2.权利要求1所述的系统,其中MSC控制器还配置成:在系统重启后,将持久性高速缓存数据从MSC储存拷贝到MSC区。3.权利要求1所述的系统,其中将AMR控制器与MSC控制器集成。4.权利要求1所述的系统,其中AMR电路在标识恢复高速缓存数据中还配置成从相关联的元数据标识恢复高速缓存数据。5.权利要求1所述的系统,其中AMR电路在标识恢复高速缓存数据中还配置成从估计存储器访问概率的算法标识恢复高速缓存数据。6.权利要求5所述的系统,其中所述算法是由MSC控制器使用在管理MSC区中的高速缓存数据中的高速缓存取代算法。7.权利要求1所述的系统,还包括:通信耦合到MSC控制器和AMR控制器的高速缓存线优先级表格,其中MSC控制器包括高速缓存电路,所述高速缓存电路配置成:在高速缓存线优先级表格中存储对MSC区中的每一个高速缓存线的指针;并且针对高速缓存线优先级表格中的每一个高速缓存线确定恢复优先级;其中AMR电路在标识恢复高速缓存数据中还配置成:标识在重启后要恢复的高速缓存数据的总体尺寸;并且根据高达总体尺寸的高速缓存线的恢复优先级从高速缓存线优先级表格选择高速缓存数据的部分作为恢复高速缓存数据。8.权利要求7所述的系统,其中MSC电路还配置成根据恢复优先级维护指针的至少两个分组。9.权利要求7所述的系统,其中MSC电路还配置成根据恢复优先级维护高速缓存线优先级表格中的指针的次序。10.权利要求1所述的系统,还包括:电气耦合到AMR控制器并且可开关地耦合到VM和NVM的预留电力源,其中AMR电路还配置成至少在系统电力不足以执行拷贝时发起从预留电力源到VM和NVM的电力以将恢复高速缓存数据从MSC区拷贝到MSC储存。11.权利要求10所述的系统,其中预留电力源可开关地耦合到MSC控制器。12.权利要求1所述的系统,其中在双列直插存储器模块(DIMM)上支持NVM或VM中的至少一个。13.权利要求1所述的系统,其中在处理器封装上支持VM或NVM中的至少一个。14.权利要求1所述的系统,其中VM是动态随机存取存储器(DRAM)。15.权利要求1所述的系统,其中VM是配置为VM的三维(3D)交叉点NVM。16.权利要求1所述的系统,其中NVM是三维(3D)交叉点存储器。17.权利要求1所述的系统,其中MSC控制器还包括:加密/解密引擎,所述加密/解密引擎通信耦合到VM,并...

【专利技术属性】
技术研发人员:T威尔哈姆F吉姆伯纳特K库马尔P卢
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1