A power semiconductor device includes: a first type doped semiconductor layer; a gate structure located on the surface of the semiconductor layer; a second type doped volume region located in the semiconductor layer on both sides of the gate structure; a carrier absorption region located in the semiconductor layer between the body regions. The power semiconductor device has a high ability to resist SEGR.
【技术实现步骤摘要】
功率半导体器件
本专利技术涉及半导体
，尤其涉及一种功率半导体器件。
技术介绍
垂直导电双扩散MOS结构(VDMOS)器件功率集成电路及功率集成系统的核心元器件之一。VDMOS的栅极和源极在衬底的上表面，而漏极位于衬底的下表面。源极和漏极在衬底的相对的平面，当电流从漏极流向源极时，电流在硅片内部垂直流动，因此可以充分的应用硅片的面积，来提高通过电流的能力。功率VDMOS器件兼有双极晶体管和MOS晶体管的优点，开关速度快、输入阻抗高、驱动功耗低，具有负的温度系数，无二次击穿，在航空、航天、核能等领域有广泛应用。但是，在功率VDMOS器件在空间辐射环境下，容易受到各种射线及带电粒子的照射，特别是极易被重离子诱发单粒子烧毁效应(SEB)和单粒子栅穿效应(SEGR)，造成器件损伤。如何提高器件的抗SEGR能力是目前亟待解决的问题。
技术实现思路
本专利技术所要解决的技术问题是，提供一种功率半导体器件，改善器件的单粒子烧毁效应(SEB)和单粒子栅穿效应(SEGR)。为了解决上述问题，本专利技术提供了一种功率半导体器件，包括：第一类型掺杂的半导体层；位于所述半导体层表面的栅...
【技术保护点】
1.一种功率半导体器件，其特征在于，包括：第一类型掺杂的半导体层；位于所述半导体层表面的栅极结构；位于所述栅极结构两侧的半导体层内的第二类型掺杂的体区；位于所述体区之间的半导体层内的载流子吸收区。
【技术特征摘要】
1.一种功率半导体器件，其特征在于，包括：第一类型掺杂的半导体层；位于所述半导体层表面的栅极结构；位于所述栅极结构两侧的半导体层内的第二类型掺杂的体区；位于所述体区之间的半导体层内的载流子吸收区。2.根据权利要求1所述的功率半导体器件，其特征在于，所述载流子吸收区的表面与所述半导体层表面共面。3.根据权利要求1所述的功率半导体器件，其特征在于，所述载流子吸收区边缘与所述体区之间的最小距离大于0且小于等于2μm。4.根据权利要求1所述的功率半导体器件，其特征在于，所述载流子吸收区为第二类型掺杂。5.根据权利要求1所述的功率半导体器件，其特征在于，所述载流子吸收区的掺杂深度小于或等于所述体区的掺杂深度。6...
【专利技术属性】
技术研发人员：李述洲，王兴龙，徐向涛，刘道广，万欣，晋虎，
申请(专利权)人：重庆平伟实业股份有限公司，嘉兴奥罗拉电子科技有限公司，
类型：发明
国别省市：重庆,50
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。