像素记忆电路、液晶显示器和可穿戴设备制造技术

本发明专利技术实施例提供一种像素记忆电路、液晶显示器和可穿戴设备，涉及显示技术领域，该像素记忆电路可以实现数据电压的锁存，且其制作技术难度和成本低。像素记忆电路包括仅由N型晶体管构成的锁存子电路和开关子电路。其中，开关子电路的第一端接收数据电压，开关子电路的控制端接收行扫描信号，开关子电路的第二端与锁存子电路的输入端连接以形成第一节点，开关子电路用于在行扫描信号的控制下，将数据电压输出至锁存子电路；锁存子电路还连接电源端、接地端，锁存子电路用于对数据电压进行锁存并生成第一锁存信号和第二锁存信号。

【技术实现步骤摘要】
像素记忆电路、液晶显示器和可穿戴设备
本专利技术涉及显示
，尤其涉及一种像素记忆电路、液晶显示器和可穿戴设备。
技术介绍
自LG发布第一款智能手表GWatchR以来，智能手表市场可谓劲头十足。近年来，不仅国际大厂发力智能手表领域，中国厂商也在该领域加大市场布局。在液晶技术提升方面，日本面板厂商(JapanDisplay)宣布推出一款采用MIP(memory-in-pixel，像素内存)技术的超低功耗反射型LCD(LiquidCrystalDisplay，液晶显示器)面板，其可以应用于可穿戴设备。该LCD面板不仅可做到64色彩色显示，而且耗电量具有优势，可以与SharpLCD面板媲美。目前MIP技术使用SRAM(StaticRandom-AccessMemory，静态随机存取存储器)/VLC(VisibleLightCommunication，可见光通信)来实现。图1为MIP电路的结构示意图，图2为一种传统的MIP电路的电路结构图。如图2所示，传统的MIP电路由NMOS与PMOS组成，NMOS与PMOS的有源层的设计不相同。对于目前a-Si面板厂商而言，导入PMOS工艺难度大，设备改造成本高，严重限制了其在穿戴设备市场的广泛应用。
技术实现思路
本专利技术的实施例提供一种像素记忆电路、液晶显示器和可穿戴设备，该像素记忆电路不仅可以实现数据电压的锁存，且在制作时不用导入PMOS工艺，只运用一种有源层的设计可降低技术难度与成本。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术的实施例的第一方面，提供一种像素记忆电路，包括锁存子电路和开关子电路，所述锁存子电路和所述开关子电路仅由N型晶体管构成；所述开关子电路的第一端接收数据电压，所述开关子电路的控制端接收行扫描信号，所述开关子电路的第二端与所述锁存子电路的输入端连接以形成第一节点，所述开关子电路用于在所述行扫描信号的控制下，将所述数据电压输出至所述锁存子电路；所述锁存子电路还连接电源端、接地端，所述锁存子电路用于对所述数据电压进行锁存并生成第一锁存信号和第二锁存信号。可选的，所述锁存子电路还用于将所述第一锁存信号或所述第二锁存信号施加给像素电极。可选的，所述像素记忆电路还包括选择子电路，所述选择子电路仅由N型晶体管构成；所述选择子电路的第一控制端连接所述第一节点，所述选择子电路的第二控制端连接所述锁存子电路，所述选择子电路的第一接收端接收第一选择信号，所述选择子电路的第二接收端接收第二选择信号，所述选择子电路用于在所述第一锁存信号的控制下，将所述第一选择信号施加给像素电极；或者所述选择子电路用于在所述第二锁存信号的控制下，将所述第二选择信号施加给所述像素电极。可选的，所述锁存子电路包括：第一晶体管，所述第一晶体管的栅极和第一极均连接所述电源端；第二晶体管，所述第二晶体管的栅极和第二极连接所述第一节点，所述第二晶体管的第一极连接所述电源端；第三晶体管，所述第三晶体管的栅极连接所述第一节点，所述第三晶体管的第一极连接所述第一晶体管的第二极，并形成第二节点；所述第三晶体管的第二极连接所述接地端；第四晶体管，所述第四晶体管的栅极连接所述第二节点，所述第四晶体管的第一极连接所述接地端，所述第四晶体管的第二极连接所述第一节点。可选的，所述锁存子电路还包括第一电容，所述第一电容的一极连接所述第一节点，所述第一电容的另一极连接所述接地端。可选的，所述开关子电路包括第五晶体管，所述第五晶体管的栅极接收所述行扫描信号，所述第五晶体管的第一极接收所述数据电压，所述第五晶体管的第二极连接所述第一节点。可选的，所述选择子电路包括：第六晶体管，所述第六晶体管的栅极连接所述第一节点，所述第六晶体管的第一极接收所述第一选择信号，所述第六晶体管的第二极连接所述像素电极；第七晶体管，所述第七晶体管的栅极连接所述锁存子电路，所述第七晶体管的第一极接收所述第二选择信号，所述第七晶体管的第二极连接所述像素电极。本专利技术的实施例的第二方面，提供一种液晶显示器，包括如第一方面所述的像素记忆电路。本专利技术的实施例的第三方面，提供一种可穿戴设备，包括如第二方面所述的液晶显示器。本专利技术实施例提供一种像素记忆电路、液晶显示器和可穿戴设备，像素记忆电路包括仅由N型晶体管构成的锁存子电路和开关子电路。其中，开关子电路的第一端接收数据电压，开关子电路的控制端接收行扫描信号，开关子电路的第二端与锁存子电路的输入端连接以形成第一节点，开关子电路用于在行扫描信号的控制下，将数据电压输出至锁存子电路；锁存子电路还连接电源端、接地端，锁存子电路用于对数据电压进行锁存并生成第一锁存信号和第二锁存信号。基于此，本专利技术实施例提供的像素记忆电路包括锁存子电路和开关子电路。开关子电路可以在行扫描信号的控制下，将数据电压输出至锁存子电路，锁存子电路可以对上述数据电压进行锁存并生成第一锁存信号和第二锁存信号。综上所述，上述像素记忆电路可以实现对数据电压的锁存。同时由于该像素记忆电路仅由N型晶体管构成，在制作时无需导入PMOS工艺，只需运用一种有源层的设计，因此本专利技术实施例提供的像素记忆电路的技术难度和成本均大大降低。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为一种MIP电路的结构示意图；图2为一种传统MIP电路的电路结构图；图3为本专利技术实施例提供的一种像素记忆电路的方框图；图4为本专利技术实施例提供的一种图3所示的像素记忆电路的电路结构图；图5为本专利技术实施例提供的一种图4所示的像素记忆电路的时序控制图；图6为本专利技术实施例提供的另一种像素记忆电路的方框图；图7为本专利技术实施例提供的一种图3所示的像素记忆电路的电路结构图；图8为本专利技术实施例提供的一种图7所示的像素记忆电路的时序控制图；图9为本专利技术实施例提供的液晶显示器的方框图；图10为本专利技术实施例提供的可穿戴设备的方框图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。液晶显示器的工作原理：液晶是一种介于固体和液体之间的特殊物质，它是一种有机化合物，常态下呈液态，但是它的分子排列却和固体晶体一样非常规则，因此取名液晶，它的另一个特殊性质在于，如果给液晶施加一个电场，会改变它的分子排列，这时如果给它配合偏振光片，它就具有阻止光线通过的作用(在不施加电场时，光线可以顺利透过)。穿戴技术中常用反射式的液晶显示器或者半透半反式的液晶显示器。为了降低液晶显示器的功耗，液晶显示器通常采用低频驱动，但是低频驱动会出现很严重的漏电现象。MIP(像素记忆)技术的使用实现了低频，甚至1Hz的实现。具体的，图1和图2所示的MIP电路可以实现对像素电极的持续充/放电，防止在低频驱动时发生漏电现象。图2所示的MIP电路由NMOS与PMOS组成，由于NMOS与PMOS的有源层本文档来自技高网...

【技术保护点】
1.一种像素记忆电路，其特征在于，包括锁存子电路和开关子电路，所述锁存子电路和所述开关子电路仅由N型晶体管构成；所述开关子电路的第一端接收数据电压，所述开关子电路的控制端接收行扫描信号，所述开关子电路的第二端与所述锁存子电路的输入端连接以形成第一节点，所述开关子电路用于在所述行扫描信号的控制下，将所述数据电压输出至所述锁存子电路；所述锁存子电路还连接电源端、接地端，所述锁存子电路用于对所述数据电压进行锁存并生成第一锁存信号和第二锁存信号。

【技术特征摘要】
1.一种像素记忆电路，其特征在于，包括锁存子电路和开关子电路，所述锁存子电路和所述开关子电路仅由N型晶体管构成；所述开关子电路的第一端接收数据电压，所述开关子电路的控制端接收行扫描信号，所述开关子电路的第二端与所述锁存子电路的输入端连接以形成第一节点，所述开关子电路用于在所述行扫描信号的控制下，将所述数据电压输出至所述锁存子电路；所述锁存子电路还连接电源端、接地端，所述锁存子电路用于对所述数据电压进行锁存并生成第一锁存信号和第二锁存信号。2.根据权利要求1所述的像素记忆电路，其特征在于，所述锁存子电路还用于将所述第一锁存信号或所述第二锁存信号施加给像素电极。3.根据权利要求1所述的像素记忆电路，其特征在于，所述像素记忆电路还包括选择子电路，所述选择子电路仅由N型晶体管构成；所述选择子电路的第一控制端连接所述第一节点，所述选择子电路的第二控制端连接所述锁存子电路，所述选择子电路的第一接收端接收第一选择信号，所述选择子电路的第二接收端接收第二选择信号，所述选择子电路用于在所述第一锁存信号的控制下，将所述第一选择信号施加给像素电极；或者所述选择子电路用于在所述第二锁存信号的控制下，将所述第二选择信号施加给所述像素电极。4.根据权利要求1-3任一项所述的像素记忆电路，其特征在于，所述锁存子电路包括：第一晶体管，所述第一晶体管的栅极和第一极均连接所述电源端；第二晶体管，所述第二晶体管的...

【专利技术属性】
技术研发人员：古宏刚，邵贤杰，赵飞，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11