一种提升多颗闪存平行写入校能的管理方法技术

本发明专利技术公开了一种提升多颗闪存平行写入校能的管理方法，包括存储器控制芯片，所述存储器控制芯片内设有闪存指令控制装置、多个定时器、多个通道，所述存储器控制芯片连接外部多个闪存；多个定时器包括第一定时器、第二定时器、第N定时器，N为大于2的整数，多个通道包括第一通道、第二通道、第M通道，M为大于2的整数；多个闪存包括第一闪存、第二闪存、第P闪存，P为大于2的整数；每个通道可以控制一颗或多颗闪存。本发明专利技术避免了存储器控制芯片无谓的等待，耗费宝贵的时间。并且减低多通道内的闪存延迟时间，可以由各个通道的定时器各别处理个自的定时器时间，不会频繁的发送读取状态指令，占住信道信息宽度，进而提升存储器控制芯片的效率。

【技术实现步骤摘要】
一种提升多颗闪存平行写入校能的管理方法
本专利技术涉及闪存
，具体为一种提升多颗闪存平行写入校能的管理方法。
技术介绍
闪存是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器(EEPROM)的变种，闪存与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS(基本程序)、PDA(个人数字助理)、数码相机中保存资料等。闪存为非消失性的存储器装置，有存储三个比特的三级单元(TLC)，两个比特的多级单元（MLC）闪存以及一个单级单元（SLC）闪存，不管何种闪存，都需要透过存储器控制芯片控置闪存芯片，存储器控制芯片发出闪存指令(例如读取指令、写入/编程指令和擦除指令)后，闪存芯片做出对应的行为读取或写入数据，由于存储器控制芯片无法得知闪存芯片的运行状况，因此对闪存芯片发出一个读取闪存状态指令，读取正确的闪存状态(成功或失败)，判断闪存动作成功与否。传统方式通常有两种方式可以确认，第一种是用闪存状态指令读取闪存，第二种是透过闪存芯片上的就绪忙碌针的状态。两种都需要一直轮流询问芯片，导致延迟闪存主控芯片过长的等待时间，影响效率。
技术实现思路
本专利技术的目的在于提供一种提升多颗闪存平行写入校能的管理方法，以解决上述
技术介绍
中提出的问题。为实现上述目的，本专利技术提供如下技术方案：一种提升多颗闪存平行写入校能的管理方法,包括存储器控制芯片，所述存储器控制芯片内设有闪存指令控制装置、多个定时器、多个通道，所述存储器控制芯片连接外部多个闪存；多个定时器包括第一定时器、第二定时器、第N定时器，N为大于2的整数。优选的，多个通道包括第一通道、第二通道、第M通道，M为大于2的整数；多个闪存包括第一闪存、第二闪存、第P闪存，P为大于2的整数；每个通道可以控制一颗或多颗闪存。优选的，包括以下步骤：A、由存储器控制芯片内的闪存指令控制装置对闪存芯片发出读取、写入/编程或擦除指令;B、启动对应通道的定时器，设定一个相对应的时间；C、定时器计时中止，每个定时器，会依序到达计数时间，定时器计时中止；D、通过闪存指令控制装置对闪存发出读取状态指令；E、若回报完成，则完成闪存读取、写入/编程或擦除指令，若否，回到步骤D。与现有技术相比，本专利技术的有益效果是：本专利技术避免了存储器控制芯片无谓的等待，耗费宝贵的时间。并且减低多通道内的闪存延迟时间，可以由各个通道的定时器各别处理个自的定时器时间，不会频繁的发送读取状态指令，占住信道信息宽度，进而提升存储器控制芯片的效率。附图说明图1为本专利技术原理框图；图2为本专利技术流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，本专利技术提供一种技术方案：一种提升多颗闪存平行写入校能的管理方法,包括存储器控制芯片1，所述存储器控制芯片1内设有闪存指令控制装置2、多个定时器、多个通道，所述存储器控制芯片1连接外部多个闪存；多个定时器包括第一定时器3、第二定时器4、第N定时器，N为大于2的整数；多个通道包括第一通道5、第二通道6、第M通道，M为大于2的整数；多个闪存包括第一闪存7、第二闪存8、第P闪存，P为大于2的整数；每个通道可以控制一颗或多颗闪存。本专利技术中，提升多颗闪存平行写入校能的管理方法包括以下步骤：A、由存储器控制芯片内的闪存指令控制装置对闪存芯片发出读取、写入/编程或擦除指令;B、启动对应通道的定时器，设定一个相对应的时间；C、定时器计时中止，每个定时器，会依序到达计数时间，定时器计时中止；D、通过闪存指令控制装置对闪存发出读取状态指令；E、若回报完成，则完成闪存读取、写入/编程或擦除指令，若否，回到步骤D。传统方式当发出闪存读取状态指令后，如果闪存回复正在忙碌，继续发送读取状态指令，直到完成读取。由于每个通道会接多颗闪存，共享一个通道信息宽度，频繁的发送读取状态指令会占住信道信息宽度，导致效能变差。本专利技术避免了存储器控制芯片无谓的等待，耗费宝贵的时间。并且减低多通道内的闪存延迟时间，可以由各个通道的定时器各别处理个自的定时器时间，不会频繁的发送读取状态指令，占住信道信息宽度，进而提升存储器控制芯片的效率。尽管已经示出和描述了本专利技术的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本专利技术的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本专利技术的范围由所附权利要求及其等同物限定。本文档来自技高网...

【技术保护点】
1.一种提升多颗闪存平行写入校能的管理方法, 包括存储器控制芯片（1），其特征在于：所述存储器控制芯片（1）内设有闪存指令控制装置（2）、多个定时器、多个通道，所述存储器控制芯片（1）连接外部多个闪存；多个定时器包括第一定时器（3）、第二定时器（4）、第N定时器，N为大于2的整数。

【技术特征摘要】
1.一种提升多颗闪存平行写入校能的管理方法,包括存储器控制芯片（1），其特征在于：所述存储器控制芯片（1）内设有闪存指令控制装置（2）、多个定时器、多个通道，所述存储器控制芯片（1）连接外部多个闪存；多个定时器包括第一定时器（3）、第二定时器（4）、第N定时器，N为大于2的整数。2.根据权利要求1所述的一种提升多颗闪存平行写入校能的管理方法，其特征在于：多个通道包括第一通道（5）、第二通道（6）、第M通道，M为大于2的整数；多个闪存包括第一闪存（7）、第二闪存（8）...

【专利技术属性】
技术研发人员：许豪江，李庭育，魏智汎，陈育鸣，
申请(专利权)人：江苏华存电子科技有限公司，
类型：发明
国别省市：江苏,32