基于FPGA的有源配电网实时仿真器多速率接口设计方法技术

基于FPGA的有源配电网实时仿真器多速率接口设计方法，包括：1)将各子系统信息下载到对应FPGA中，子系统m与子系统n相连，子系统m的仿真步长是子系统n仿真步长的整数倍；2)设置仿真时刻t＝0，启动仿真；3)仿真时间向前推进一个步长，t＝t+Δt；4)各子系统完成仿真计算并交互仿真接口数据；5)子系统m将接收到的仿真接口数据送入平均单元，子系统n将接收到的仿真接口数据送入插值单元；6)判断物理时间是否达到t，如达到则进入7)，否则实时仿真器待机至t后，进入7)；7)判断仿真时间t是否达到仿真终了时刻，如达到则仿真结束，否则返回3)。本发明专利技术的多速率接口设计方法，有效提高了基于多FPGA的有源配电网实时仿真器的仿真速度。

Design of multi rate interface for real time simulator of active power distribution network based on FPGA

The multi-rate interface design method of active distribution network real-time simulator based on FPGA includes: 1) downloading the information of each subsystem to the corresponding FPGA, subsystem m is connected with subsystem n, and the simulation step of subsystem m is integral times of subsystem n simulation step; 2) setting the simulation time t = 0, starting simulation; 3) the simulation time advances one step forward. 5) subsystem m sends the received simulation interface data to the average unit, subsystem n sends the received simulation interface data to the interpolation unit; 6) determines whether the physical time reaches t, if it reaches 7), otherwise the real-time simulator will wait. After the machine arrives at t, it enters 7; 7) Judges whether the simulation time t reaches the end of the simulation, if it reaches the end of the simulation, otherwise it returns to 3. The multi-rate interface design method of the invention effectively improves the simulation speed of the active distribution network real-time simulator based on multi-FPGA.

【技术实现步骤摘要】
基于FPGA的有源配电网实时仿真器多速率接口设计方法
本专利技术涉及一种实时仿真器多速率接口。特别是涉及一种基于FPGA的有源配电网实时仿真器多速率接口设计方法。
技术介绍
随着分布式电源、储能装置、微电网等各种配电侧资源的大量接入，有源配电网的组织形态和运行特征发生了较为深刻而持久地变化。有源配电网的这些变化使其在规划设计、运行优化、保护控制、仿真分析等方面与传统配电系统相比均存在较大的差异与挑战。在仿真计算层面，有源配电系统中广泛接入的各种分布式电源、储能、电力电子装置等新型设备使得其自身的动态特性更加复杂，针对传统配电网的稳态仿真分析已不能满足需求，需要借助精细的暂态仿真来深入了解有源配电网的运行机理与动态特征。在此基础上，有源配电网详细动态特性的分析与研究还需要实现实时仿真的功能需求，尤其是对各种控制器、保护装置、智能终端、新型能量管理系统等的试验、测试均需要在硬件在环(hardware-in-the-loop，HIL)的环境中进行。目前，国外开发的商业实时仿真器有RTDS、ARENE、HYPERSIM、NETOMAC、RT-LAB等，这些实时仿真器全部采用DSP(Digit本文档来自技高网...

【技术保护点】
1.一种基于FPGA的有源配电网实时仿真器多速率接口设计方法，其特征在于，包括如下步骤：1)在由N个FPGA构成的有源配电网实时仿真器的上位机中，其中N>1，将待仿真的有源配电系统依据拓扑连接关系及FPGA的计算资源，采用贝瑞隆线路模型解耦后，划分为N个子系统，读取各子系统元件的基本参数，形成各子系统电气部分的节点电导矩阵和控制部分的计算矩阵，将各子系统的相关信息分别下载到对应的FPGA中，每个子系统对应一个FPGA，根据各子系统的实际解算时间进行降序排列，各子系统的编号为1到N，设置第i个FPGA的仿真步长为ti，第j个FPGA的仿真步长为tj，其中i＝1，2，…，N，j＝i+1，i+2，…...

【技术特征摘要】
1.一种基于FPGA的有源配电网实时仿真器多速率接口设计方法，其特征在于，包括如下步骤：1)在由N个FPGA构成的有源配电网实时仿真器的上位机中，其中N>1，将待仿真的有源配电系统依据拓扑连接关系及FPGA的计算资源，采用贝瑞隆线路模型解耦后，划分为N个子系统，读取各子系统元件的基本参数，形成各子系统电气部分的节点电导矩阵和控制部分的计算矩阵，将各子系统的相关信息分别下载到对应的FPGA中，每个子系统对应一个FPGA，根据各子系统的实际解算时间进行降序排列，各子系统的编号为1到N，设置第i个FPGA的仿真步长为ti，第j个FPGA的仿真步长为tj，其中i＝1，2，…，N，j＝i+1，i+2，…，N，且满足ti＝Mi，jtj，其中Mi，j表示第i个FPGA的仿真步长是第j个FPGA的仿真步长的M倍，Mi，j取正整数；2)定义全部在拓扑上具有直接连接关系的子系统对，若子系统i与子系统j直接相连，则将子系统编号i加入到慢子系统编号的集合中，将j加入到快子系统编号的集合中，定义编号编号n为集合中与m一一对应的子系统对的编号；3)设置仿真器全局仿真步长为Δt，Δt＝t1，仿真时刻为t；定义：第m个FPGA在全局仿真步长Δt内的第d个仿真步长tm内计算得到的第n个FPGA仿真所需的仿真接口数据datam，n，d(t)的个数为Nm，n，其中仿真接口数据datam，n，d(t)的表示形式为{ap(t)}，p＝(d-1)Nm，n+1，(d-1)Nm，n+2，…，(d-1)Nm，n+Nm，n，ap(t)为仿真接口数据datam，n，d的第p个数据；第m个FPGA在全局仿真步长Δt内发送到第n个FPGA的仿真接口数据Datam，n(t)的个数为第q个仿真步长tm内发送的仿真接口数据Datam，n(t)的表示形式为{datam，n，q(t)}，第n个FPGA在全局仿真步长Δt内第e个仿真步长tn内计算得到的第m个FPGA仿真所需的仿真接口数据datan，m，e(t)的个数为Nn，m，其中仿真接口数据datan，m，e(t)的表示形式为{br(t)}，r＝(e-1)Nn，m+1，(e-1)Nn，m+2，…，(e-1)Nn，m+Nn，m，br(t)为仿真接口数据datan，m，e(t)中的第r个数据；第n个FPGA在全局仿真步长Δt内发送到第m个FPGA的仿真接口数据Datan，m(t)的个数为第s个仿真步长tn内发送的仿真接口数据Datan，m(t)的表示形式为{datan，m，s(t)}，整个实时仿真器以时钟clk驱动；4)初始化仿真器，并设置仿真时刻t＝0，启动仿真；5)仿真时间向前推进一个步长，t＝t+Δt；第m个FPGA利用从自身的平均单元中读取的仿真所需的数据，完成步仿真计算任务后，将计算得到的仿真接口数据Datam，n(t)发送到第n个FPGA；第n个FPGA利用从自身的插...

【专利技术属性】
技术研发人员：李鹏，王智颖，王成山，富晓鹏，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12