寄存器及其初始化方法技术

本发明专利技术属于电子技术领域，提供了一种寄存器及其初始化方法。其中，寄存器包括：三个时钟端口，分别用于输入第一时钟信号、第二时钟信号以及第三时钟信号；状态控制模块，用于当第一时钟信号为第一状态时输出初始化信号；负锁存器用于在第一时钟信号为第一状态且第二时钟信号为第二状态时导通，且接收并输出初始化信号；第一门控反相器用于根据第三时钟信号进行导通或者关断；正锁存器用于当第三时钟信号为第一状态时导通，且接收并输出初始化信号；第一反向器用于接收并输出初始化信号，以完成对寄存器的初始化；通过本发明专利技术可有效地解决现有的寄存器存在的初始化速度慢，耗时长，且导致芯片的功耗增大的问题。

Register and initialization method

The invention belongs to the field of electronic technology, and provides a register and initialization method thereof. The register includes three clock ports for inputting the first clock signal, the second clock signal and the third clock signal, a state control module for outputting the initialization signal when the first clock signal is in the first state, and a negative latch for the first clock signal and the second clock signal. The first gated inverter is used to turn on or off according to the third clock signal; the forward latch is used to turn on when the third clock signal is in the first state and receive and output the initialization signal; the first inverter is used to receive and output the initialization signal. In order to complete the initialization of the register, the invention can effectively solve the problems of slow initialization speed, time-consuming and power consumption increase of the existing registers.

【技术实现步骤摘要】
寄存器及其初始化方法
本专利技术属于电子
，尤其涉及一种寄存器及其初始化方法。
技术介绍
随着现代集成电路产业的高速发展，芯片逐渐向微型化、高集成化方向发展，根据摩尔定律可知，随着芯片工艺尺寸的不断减小，对其功耗的要求就更为严格，此时时序逻辑电路成为降低芯片功耗的关键部件；当大量的时序逻辑电路应用在芯片中时，将导致芯片中存在大量的寄存器等存储类器件，其中寄存器具有一定的记忆、存储功能，但是寄存器在开始正常工作前需要给定其一个固定、明确的初始状态，给定寄存器初始状态的过程即为初始化过程。然而，现有寄存器中的所有锁存器的状态均是通过同一时钟信号控制的，且寄存器中的不同锁存器是在同一时钟信号的不同状态下导通并更新其状态值的，因此，要完成一个寄存器的初始化过程，至少需要一个时钟周期的时间；同时，由于现有芯片中包括多个寄存器，且多个寄存器是级联且共用同一时钟信号的，因此，在上一寄存器初始化完成后下一寄存器才能进行初始化过程，这样，要完成对芯片中所有寄存器的初始化，则需要至少n个时钟周期的时间，其中n为级联的寄存器个数。综上可知，现有的寄存器存在初始化速度慢，耗时长，且导致芯片的功耗增大的问题。
技术实现思路
本专利技术提供一种寄存器及其初始化方法，旨在解决现有的寄存器存在的初始化速度慢，耗时长，且导致芯片的功耗增大的问题。本专利技术第一方面提供一种寄存器，包括：第一时钟端口，用于输入第一时钟信号；第二时钟端口，用于输入第二时钟信号；第三时钟端口，用于输入第三时钟信号；状态控制模块，用于接收所述第一时钟信号，在所述第一时钟信号为第一状态时接收并输出初始化信号；负锁存器，与所述状态控制模块连接，所述负锁存器用于接收所述第一时钟信号和所述第二时钟信号，在所述第一时钟信号为第一状态且所述第二时钟信为第二状态时导通，且接收并输出所述初始化信号；第一门控反相器，与所述负锁存器连接，所述第一门控反相器用于接收所述第三时钟信号，并根据所述第三时钟信号进行导通或者关断；正锁存器，与所述第一门控反相器连接，所述正锁存器用于接收所述第三时钟信号，在所述第三时钟信号为第一状态时导通，且接收并输出所述初始化信号；第一反向器，与所述正锁存器连接，用于接收并输出所述初始化信号，以完成对所述寄存器的初始化。进一步地，所述状态控制模块包括：第二门控反相器和第三门控反相器；所述第二门控反相器的反向控制端和所述第三门控反相器的正向控制端接收所述第一时钟信号，所述第二门控反相器的正向控制端以及所述第三门控反相器的反向控制端接所述第一时钟信号的反向信号，所述第二门控反相器的信号输入端用于在所述第一时钟信号为第一状态时接收所述初始化信号，所述第三门控反相器的信号输入端用于在所述第一时钟信号为第二状态时接收工作信号，所述第二门控反相器的信号输出端和所述第三门控反相器的信号输出端接所述负锁存器。进一步地，所述第二门控反相器包括：第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管；所述第一PMOS管的栅极和所述第二NMOS管的栅极为所述第二门控反相器的信号输入端，所述第一PMOS管的源极接电源，所述第一PMOS管的漏极接所述第二PMOS管的源极，所述第二PMOS管的栅极为所述第二门控反相器的正向控制端，所述第二PMOS管的漏极和所述第一NMOS管的漏极为所述第二门控反相器的信号输出端，所述第一NMOS管的栅极为所述第二门控反相器的反向控制端，所述第一NMOS管的源极接所述第二NMOS管的漏极，所述第二NMOS管的源极接地。进一步地，所述第三门控反相器包括：第三PMOS管、第四PMOS管、第三NMOS管以及第四NMOS管；所述第三PMOS管的栅极和所述第四NMOS管的栅极为所述第三门控反相器的信号输入端，所述第三PMOS管的源极接电源，所述第三PMOS管的漏极接所述第四PMOS管的源极，所述第三PMOS管的栅极为所述第三门控反相器的正向控制端，所述第四PMOS管的漏极和所述第三NMOS管的漏极为所述第三门控反相器的信号输出端，所述第三NMOS管的栅极为所述第三门控反相器的反向控制端，所述第三NMOS管的源极接所述第四NMOS管的漏极，所述第四NMOS管的源极接地。进一步地，所述负锁存器包括第四门控反相器以及第二反向器；所述第四门控反相器的信号输出端和所述第二反向器的输入端接所述状态控制模块，所述第四门控反相器的信号输入端和所述第二反向器的输出端接所述第一门控反相器；所述第四门控反相器的第一正向控制端用于接收所述第一时钟信号，所述第四门控反相器的第二正向控制端用于接收所述第二时钟信号，所述第四门控反相器的第一反向控制端用于接收所述第一时钟信号的反向信号，所述第四门控反相器的第二反向控制端用于接收所述第二时钟信号的反向信号。进一步地，所述第四门控反相器包括：第五PMOS管、第六PMOS管、第七PMOS管、第五NMOS管、第六NMOS管以及第七NMOS管；所述第五PMOS管的源极接电源，所述第五PMOS管的栅极为所述第四门控反相器的第一正向控制端，所述第五PMOS管的漏极接所述第六PMOS管的源极，所述第六PMOS管的栅极和所述第六NMOS管的栅极为所述第四门控反相器的信号输入端，所述第六PMOS管的漏极接所述第七PMOS管的源极，所述第七PMOS管的栅极为所述第四门控反相器的第二正向控制端，所述第七PMOS管的漏极和所述第五NMOS管的漏极为所述第四门控反相器的信号输出端，所述第五NMOS管的栅极为所述第四门控反相器的第一反向控制端，所述第五NMOS管的源极接所述第六NMOS管的漏极，所述第六NMOS管的源极接所述第七NMOS管的漏极，所述第七NMOS管的栅极为所述第四门控反相器的第二反向控制端，所述第七NMOS管的源极接地。进一步地，所述第一门控反相器包括：第八PMOS管、第九PMOS管、第八NMOS管以及第九NMOS管；所述第八PMOS管的栅极和所述第九NMOS管的栅极与所述负锁存器连接，所述第八PMOS管的源极接电源，所述第八PMOS管的漏极接所述第九NMOS管的源极，所述第九PMOS管的栅极接所述第三时钟信号的反向信号，所述第八NMOS管的栅极接所述第三时钟信号，所述第九PMOS管的漏极和所述第八NMOS管漏极与所述正锁存器连接，所述第八NMOS管的源极接所述第九NMOS管的漏极，所述第九NMOS管的源极接地。进一步地，所述正锁存器包括第五门控反相器和第七反向器；所述第五门控反相器的信号输出端和所述第七反向器的输入端接所述第一门控反相器，所述第五门控反相器的信号输入端和所述第七反向器的输出端接所述第一反向器，所述第五门控反相器的正向控制端用于接收所述第三时钟信号，所述第五门控反相器的反向控制端用于接收所述第三时钟信号的反向信号。进一步地，所述第五门控反相器包括：第十PMOS管、第十一PMOS管、第十NMOS管以及第十一NMOS管；所述第十PMOS管的栅极和所述第十一NMOS管的栅极为所述第五门控反相器的信号输入端，所述第十PMOS管的源极接电源，所述第十PMOS管的漏极接所述第十一PMOS管的源极，所述第十一PMOS管的栅极为所述第五门控反相器的正向控制端，所述第十一PMOS管的漏极和所述第十NMOS管的漏极为所述第五门控反相器的信号输出端本文档来自技高网...

【技术保护点】
1.一种寄存器，其特征在于，包括：第一时钟端口，用于输入第一时钟信号；第二时钟端口，用于输入第二时钟信号；第三时钟端口，用于输入第三时钟信号；状态控制模块，用于接收所述第一时钟信号，在所述第一时钟信号为第一状态时接收并输出初始化信号；负锁存器，与所述状态控制模块连接，所述负锁存器用于接收所述第一时钟信号和所述第二时钟信号，在所述第一时钟信号为第一状态且所述第二时钟信为第二状态时导通，且接收并输出所述初始化信号；第一门控反相器，与所述负锁存器连接，所述第一门控反相器用于接收所述第三时钟信号，并根据所述第三时钟信号进行导通或者关断；正锁存器，与所述第一门控反相器连接，所述正锁存器用于接收所述第三时钟信号，在所述第三时钟信号为第一状态时导通，且接收并输出所述初始化信号；第一反向器，与所述正锁存器连接，用于接收并输出所述初始化信号，以完成对所述寄存器的初始化。

【技术特征摘要】
1.一种寄存器，其特征在于，包括：第一时钟端口，用于输入第一时钟信号；第二时钟端口，用于输入第二时钟信号；第三时钟端口，用于输入第三时钟信号；状态控制模块，用于接收所述第一时钟信号，在所述第一时钟信号为第一状态时接收并输出初始化信号；负锁存器，与所述状态控制模块连接，所述负锁存器用于接收所述第一时钟信号和所述第二时钟信号，在所述第一时钟信号为第一状态且所述第二时钟信为第二状态时导通，且接收并输出所述初始化信号；第一门控反相器，与所述负锁存器连接，所述第一门控反相器用于接收所述第三时钟信号，并根据所述第三时钟信号进行导通或者关断；正锁存器，与所述第一门控反相器连接，所述正锁存器用于接收所述第三时钟信号，在所述第三时钟信号为第一状态时导通，且接收并输出所述初始化信号；第一反向器，与所述正锁存器连接，用于接收并输出所述初始化信号，以完成对所述寄存器的初始化。2.根据权利要求1所述的寄存器，其特征在于，所述状态控制模块包括：第二门控反相器和第三门控反相器；所述第二门控反相器的反向控制端和所述第三门控反相器的正向控制端接收所述第一时钟信号，所述第二门控反相器的正向控制端以及所述第三门控反相器的反向控制端接所述第一时钟信号的反向信号，所述第二门控反相器的信号输入端用于在所述第一时钟信号为第一状态时接收所述初始化信号，所述第三门控反相器的信号输入端用于在所述第一时钟信号为第二状态时接收工作信号，所述第二门控反相器的信号输出端和所述第三门控反相器的信号输出端接所述负锁存器。3.根据权利要求2所述的寄存器，其特征在于，所述第二门控反相器包括：第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管；所述第一PMOS管的栅极和所述第二NMOS管的栅极为所述第二门控反相器的信号输入端，所述第一PMOS管的源极接电源，所述第一PMOS管的漏极接所述第二PMOS管的源极，所述第二PMOS管的栅极为所述第二门控反相器的正向控制端，所述第二PMOS管的漏极和所述第一NMOS管的漏极为所述第二门控反相器的信号输出端，所述第一NMOS管的栅极为所述第二门控反相器的反向控制端，所述第一NMOS管的源极接所述第二NMOS管的漏极，所述第二NMOS管的源极接地。4.根据权利要求2所述的寄存器，其特征在于，所述第三门控反相器包括：第三PMOS管、第四PMOS管、第三NMOS管以及第四NMOS管；所述第三PMOS管的栅极和所述第四NMOS管的栅极为所述第三门控反相器的信号输入端，所述第三PMOS管的源极接电源，所述第三PMOS管的漏极接所述第四PMOS管的源极，所述第三PMOS管的栅极为所述第三门控反相器的正向控制端，所述第四PMOS管的漏极和所述第三NMOS管的漏极为所述第三门控反相器的信号输出端，所述第三NMOS管的栅极为所述第三门控反相器的反向控制端，所述第三NMOS管的源极接所述第四NMOS管的漏极，所述第四NMOS管的源极接地。5.根据权利要求1所述的寄存器，其特征在于，所述负锁存器包括第四门控反相器以及第二反向器；所述第四门控反相器的信号输出端和所述第二反向器的输入端接所述状态控制模块，所述第四门控反相器的信号输入端和所述第二反向器的输出端接所述第一门控反相器；所述第四门控反相器的第一正向控制端用于接收所述第一时钟信号，所述第四门控反相器的第二正向控制端用于接收所述第二时钟信号，所述第四门控反相器的第一反向控制端用于接收所述第一时钟信号的反向信号，所述第四门控反相器的第二反向控制端用于接收所述第二时钟信号的反向信号。6.根据权利要求5所述的寄存器，其特征在于，所述第四门控反相器包括：第五PMOS管、第...

【专利技术属性】
技术研发人员：高新军，谢文刚，吴志远，邱钧华，陈柳明，
申请(专利权)人：深圳市国微电子有限公司，
类型：发明
国别省市：广东,44