用于透射电镜原位通电芯片的拥有纳米级间距小电极的材料测试单元制备方法技术

本发明专利技术公开了一种用于透射电镜原位通电芯片的拥有纳米级间距小电极的材料测试单元制备方法，其材料测试单元由小尺寸的金属层、绝缘层、测试材料和保护层构成，制备方法采用聚焦离子束(FIB)技术，通过刻蚀在SiO2衬底上的金属层，得到纳米尺度的金属电极槽，将测试材料填充进金属电极槽，覆盖保护层后，采用FIB制备TEM样品的方法，将包含金属层和测试材料的单元提取出来，转移到通电芯片上，形成了拥有纳米量级间距小电极的材料测试单元，将该单元在TEM中进行原位通电，可用于研究测试材料的微观结构变化与电学性能间的关系。

Preparation of Material Test Units with Nanometer Spacing and Small Electrodes for in-situ Electric Chips of Transmission Electron Microscope

The invention discloses a method for preparing a material testing unit for in-situ electrified transmission electron microscopy chips with nano-sized spacing small electrodes. The material testing unit consists of a small size metal layer, an insulating layer, a testing material and a protective layer. The preparation method adopts a focused ion beam (FIB) technique and is etched on a SiO2 substrate. Nano-scale metal electrode groove was obtained by filling the test material into the metal electrode groove. After covering the protective layer, the TEM sample was prepared by FIB. The unit containing the metal layer and the test material was extracted and transferred to the power chip. The material test sheet with nano-scale spacing electrode was formed. The unit is electrified in situ in TEM, which can be used to study the relationship between microstructure and electrical properties of the tested materials.

【技术实现步骤摘要】
用于透射电镜原位通电芯片的拥有纳米级间距小电极的材料测试单元制备方法
本专利技术属于半导体器件加工领域，涉及一种用于透射电镜原位通电芯片的拥有纳米级间距小电极的材料测试单元的制备方法。
技术介绍
透射电子显微镜（TransmissionElectronMicroscope,TEM）是以电子束作为光源，以电磁线圈作为磁透镜聚焦电子束，利用穿透样品的电子进行成像，获取材料原子尺度结构信息的精密电子光学仪器。TEM主要应用在样品的形貌观察，物相分析，晶体结构确定，缺陷分析，物质的成分分析，元素分布分析以及化学态分析等方面，是当今材料、部分物理、化学、生物、医学研究中必不可少的研究工具。聚焦离子束（FocusedIonBeam，FIB）是将液态金属（如Ga）离子源产生的离子束经过离子枪加速聚焦后，照射于样品表面产生二次电子信号取得电子像。FIB可用强电流离子束对表面原子进行剥离，进行微纳米级表面形貌加工，实现定点切割，选择性材料蒸镀：在局部区域作导体/非导体沉积，以及强化性或选择性刻蚀，因此，FIB是制备高质量TEM样品的必备手段。近年来很多研究借助TEM观察在外场（电/热/力/气体）作用下，材料内部实时发生的微观结构变化，这种原位TEM技术（in-situTEM）具有直接观察、实时监控的特点，着重对变化过程进行分析，有助于进一步理解材料性能并指导材料结构优化。在TEM中施加原位电场，国内外的一些厂商有推出商业化的原位通电样品杆，可以将电信号连通进入TEM样品室内部，用于研究材料在外加电场下的结构转变行为。这种原位样品杆所使用商业化通电芯片或使用MEMS工艺加工制备的通电芯片，此类芯片中的电极采用光学曝光和剥离工艺制备，电极间距较大，均在3um以上，将测试材料直接搭载上去形成的测试单元尺寸过大，不能够很好的模拟测试材料在实际器件中的表现。
技术实现思路
本专利技术的目的是针对现有技术的不足而提供的一种用于透射电镜原位通电芯片的拥有纳米级间距小电极的材料测试单元的制备方法，该方法解决了以往将测试材料直接搭载上去形成的测试单元尺寸过大的问题，可以很好的模拟测试材料在实际器件中的表现，为材料结构和性能间关系的研究提供了极大的便利。实现本专利技术目的的具体技术方案是：一种用于透射电镜原位通电芯片的拥有纳米级间距小电极的材料测试单元制备方法，该方法包括以下具体步骤：1）选用硅片作为衬底，并将Si衬底清洗处理干净；2）利用热氧化工艺，在Si衬底表面制备出500-1000nm的SiO2衬底；3）利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备，在步骤2）所得的SiO2衬底上沉积1-500nm的金属薄膜，金属为Au、Pt、W、Al或Cu；4）利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备，在步骤3）所得的金属薄膜上继续沉积1-500nm的绝缘材料薄膜，所述绝缘材料为SiO2或SiN；5）利用FIB离子束刻蚀工艺，在步骤4）所得的绝缘材料薄膜上刻蚀长条状沟槽，该槽的深度为金属薄膜和绝缘材料薄膜共同的厚度，槽的长度在100nm-10um，槽的宽度D即小电极间距，D=1-1000nm；6）利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备，在步骤5）所得的长条状沟槽上沉积测试材料，测试材料的沉积厚度为步骤3）中的金属薄膜和步骤4）中的绝缘材料薄膜的共同厚度；7）利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备，在步骤6）所得的测试材料上继续沉积保护层材料；所述保护层材料为SiO2或SiN，厚度至少10nm；8）利用FIB方法，将步骤7）所得多层膜材料的截面以薄片的形式提取出来，此截面与长条状沟槽方向垂直，提取出的薄片长度为5-10um，厚度为10-100nm；9）将步骤8）所得薄片中的Si衬底切断；10）将步骤9）所得的薄片转移至通电芯片上，用FIB沉积Pt的方法连接芯片的金属电极与薄片上的金属薄膜，制得所述拥有纳米量级间距小电极的材料测试单元。本专利技术为了满足材料测试时对更小尺寸电极间距的要求，提供了一种用于透射电镜原位通电芯片的拥有纳米级间距小电极的材料测试单元的制备方法，所制得的材料测试单元，用于研究小尺寸材料测试单元中的材料在外加电场下的结构转变行为。本专利技术小电极间距可控，制备方法移植性高，能在纳米尺度下实现材料单元通电时的微观结构表征，从而更方便研究纳米材料的微观结构与性能间的关系。附图说明图1为本专利技术经过步骤4在SiO2衬底上依次沉积金属薄膜和绝缘材料薄膜后的截面示意图；图2为本专利技术经过步骤5用FIB离子束刻蚀出沟槽后的截面示意图；图3为本专利技术经过步骤7依次沉积测试材料和保护层后的截面示意图；图4为本专利技术经过步骤8、步骤9所得的切断Si衬底后的薄片示意图；图5为本专利技术经过步骤10所得的拥有纳米量级间距小电极的材料测试单元结构示意图。具体实施方式下面通过实施例，进一步阐述本专利技术的实质特点及进步，所给出的实施例只限于解释本专利技术，但本专利技术并非仅限于所述的实施例。实施例一种用于透射电镜原位通电芯片的拥有纳米级间距小电极的材料测试单元的制备方法，具体步骤如下：首先实施步骤1），提供一4寸硅片衬底，并将所述硅片衬底做清洗处理，以便在后续的步骤中制备出高纯度的氧化绝缘层。在本实施例中，将所述硅片衬底做清洗处理的过程包括：步骤1-1)，将所述硅片衬底置于由氨水、双氧水、去离子水按照体积比为1：2：5配比混合溶液中煮沸5min，经冷却后用去离子水冲洗3min，再用氮气吹干，去除所述硅片衬底表面的油污和大颗粒；步骤1-2），将所述硅片衬底置于由盐酸、双氧水、去离子水按照体积比为1：2：5配比混合溶液中煮沸5min，经冷却后用去离子水冲洗3min，之后用氮气吹干，去除所述硅片衬底表面的金属离子；步骤1-3)，将所述硅片衬底置于120℃的烘箱内烘烤30min，以便再次去除表面水分。接着实施步骤2），采用热氧化工艺在清洗后的硅片衬底表面制备一层厚度为500nm的SiO2衬底。接着实施步骤3），利用直流PVD工艺，在上述SiO2衬底表面沉积厚度为10nm的W金属层，溅射功率为150W，溅射Ar气流量为80sccm。接着实施步骤4），利用交流PVD工艺，在实施步骤3后的W金属层表面沉积厚度为5nm的SiO2绝缘层，射频溅射功率为95W，溅射Ar气流量为20sccm，沉积完SiO2后的截面示意图如图1所示。接着实施步骤5），采用FIB聚焦离子束刻蚀工艺，在实施步骤4后的W金属层上刻蚀出宽度为20nm，长度为1um的沟槽，沟槽深度为15nm（SiO2绝缘层的厚度加W金属层的厚度），用FIB离子束刻蚀出沟槽后的截面示意图如图2所示。接着实施步骤6），在实施步骤5后的沟槽上，利用直流PVD工艺，沉积厚度为15nm的Ge2Sb2Te5相变材料，直流溅射功率为20W，溅射Ar气流量为110sccm。接着进行步骤7），在实施步骤6后的材料上，利用交流PVD工艺，沉积厚度为20nm的SiO2保护层，射频溅射功率为95W，溅射Ar气流量为20sccm，沉积完SiO2后的截面示意图如图3所示。接着进行步骤8），采用FIB制备TEM样品的方法，将所得步骤7的多层膜材料的截面以薄片的形式提取出来，此截面与长条状沟槽方向垂本文档来自技高网...

【技术保护点】
1.一种用于透射电镜原位通电芯片的拥有纳米级间距小电极的材料测试单元制备方法，其特征在于，该方法包括以下具体步骤：1）选用硅片作为衬底，并将Si衬底清洗处理干净；2）利用热氧化工艺，在Si衬底表面制备出500‑1000 nm的SiO2衬底；3）利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备，在步骤2）所得的SiO2衬底上沉积1‑500 nm的金属薄膜，金属为Au、Pt、W、Al或Cu；4）利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备，在步骤3）所得的金属薄膜上继续沉积1‑500 nm的绝缘材料薄膜，所述绝缘材料为SiO2或SiN；5）利用FIB离子束刻蚀工艺，在步骤4）所得的绝缘材料薄膜上刻蚀长条状沟槽，该槽的深度为金属薄膜和绝缘材料薄膜共同的厚度，槽的长度在100 nm ‑ 10 um，槽的宽度D即小电极间距，D=1‑1000 nm；6）利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备，在步骤5）所得的长条状沟槽上沉积测试材料，测试材料的沉积厚度为步骤3）中的金属薄膜和步骤4）中的绝缘材料薄膜的共同厚度；7）利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备，在步骤6）所得的测试材料上继续沉积保护层材料；所述保护层材料为SiO2或SiN，厚度至少10 nm；8）利用FIB方法，将步骤7）所得多层膜材料的截面以薄片的形式提取出来，此截面与长条状沟槽方向垂直，提取出的薄片长度为5‑10 um，厚度为10‑100 nm；9）将步骤8）所得薄片中的Si衬底切断；10）将步骤9）所得的薄片转移至通电芯片上，用FIB沉积Pt的方法连接芯片的金属电极与薄片上的金属薄膜，制得所述拥有纳米量级间距小电极的材料测试单元。...

【技术特征摘要】
1.一种用于透射电镜原位通电芯片的拥有纳米级间距小电极的材料测试单元制备方法，其特征在于，该方法包括以下具体步骤：1）选用硅片作为衬底，并将Si衬底清洗处理干净；2）利用热氧化工艺，在Si衬底表面制备出500-1000nm的SiO2衬底；3）利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备，在步骤2）所得的SiO2衬底上沉积1-500nm的金属薄膜，金属为Au、Pt、W、Al或Cu；4）利用磁控溅射、电子束蒸发、化学气相沉积或原子层沉积薄膜制备设备，在步骤3）所得的金属薄膜上继续沉积1-500nm的绝缘材料薄膜，所述绝缘材料为SiO2或SiN；5）利用FIB离子束刻蚀工艺，在步骤4）所得的绝缘材料薄膜上刻蚀长条状沟槽，该槽的深度为金属薄膜和绝缘材料薄膜共同的厚度，槽的长度在100nm-10um，槽的宽度D即小...

【专利技术属性】
技术研发人员：成岩，黄荣，齐瑞娟，
申请(专利权)人：华东师范大学，
类型：发明
国别省市：上海,31