一种恒压恒流模式切换电路制造技术

本实用新型专利技术公开一种恒压恒流模式切换电路，芯片U1内部集成运算放大器EA1、运算放大器EA2、电阻R4、电容C2、BUFF模块；运算放大器EA1、运算放大器EA2均经输出端电性连接至BUFF模块的输入端；运算放大器EA1的反相输入端连接至FB引脚，其输出端还依次串联电阻R4、电容C2后接地，用电阻R4和电容C2作为恒压模式的补偿网络；运算放大器EA2的反相输入端连接至CS引脚。本实用新型专利技术结构简单，容易加工成集成化的切换电路，两种模式可实现无缝切换，稳定性强，成本低。

A constant voltage constant current mode switching circuit

The utility model discloses a constant voltage and constant current mode switching circuit, the chip U1 integrates an operational amplifier EA1, an operational amplifier EA2, a resistor R4, a capacitor C2, a BUFF module, the operational amplifier EA1 and an operational amplifier EA2 are electrically connected to the input end of the BUFF module through the output end, and the inverse input end of the operational amplifier EA1 is connected to the FB. The output of the pin is also connected in series with the resistance R4 and the capacitance C2, and the resistance R4 and the capacitance C2 are used as the compensation network in constant voltage mode. The inverted input of the operational amplifier EA2 is connected to the CS pin. The utility model has the advantages of simple structure, easy processing into integrated switching circuit, seamless switching between the two modes, strong stability and low cost.

【技术实现步骤摘要】
一种恒压恒流模式切换电路
本技术涉及电子
，尤其涉及一种恒压恒流模式切换电路。
技术介绍
为了保证给手机电池充电的安全性，恒压恒流环路在降压转换器车充电源管理芯片中应用相当广泛。但是现有切换模式方式比较固定，由电压环误差放大器和电流环误差放大器连接到相同的输出端点，通过改变此端点的电压，对电感的峰值电流进行调制，从而实现恒压恒流模式的切换。采用这种方式的切换电路主要有两个缺点：1)当系统进入恒流模式时，恒压模式还是在工作，此时两个模式的稳定性都要考虑，设计上面比较复杂；2)为了保证恒压恒流两种模式都能正常工作，一般会在充电源管理芯片中设置一个串联的电阻和电容进行环路补偿，对应的电阻为补偿电阻，几十千欧姆级别，对应的额电容为补偿电容，几到几十纳法级别。如此，系统对环路补偿中电阻和电容的选值要求比较高，不够灵活，而且该电路中的电阻和电容相对来说较大，如果想把电阻和电容内置到芯片里面，难度较大，不利于集成化应用。综上可知，所述恒压恒流模式切换电路，实际中存在不便的问题，所以有必要加以改进。
技术实现思路
本技术的目的是提供一种恒压恒流模式切换电路，其结构简单，容易加工成集成化的切换电路，两种模式可实现无缝切换，稳定性强，成本低。为实现上述目的，采用以下技术方案：一种恒压恒流模式切换电路，包括芯片U1、电感L1、电阻R1、电阻R2、电阻R3、电容C1；所述电感L1的一端与芯片U1的SW引脚电性连接，另一端分别与电阻R1一端、电容C1一端电性连接；所述电阻R1另一端分别与电阻R2一端、芯片U1的FB引脚电性连接；所述电阻R2的另一端、电容C1的另一端均接地；所述电阻R3一端与芯片U1的CS引脚电性连接，另一端接地；所述芯片U1的VIN引脚电性连接外部电源，GND引脚接地；所述芯片U1内部集成运算放大器EA1、运算放大器EA2、电阻R4、电容C2、BUFF模块；所述运算放大器EA1、运算放大器EA2均经输出端电性连接至BUFF模块的输入端；所述运算放大器EA1的反相输入端连接至FB引脚，其输出端还依次串联电阻R4、电容C2后接地；所述运算放大器EA2的反相输入端连接至CS引脚。较佳地，所述BUFF模块包括电流源Is1、晶体管Q3、晶体管Q4、晶体管Q5、晶体管Q6、晶体管Q7；所述电流源Is1的输出端分别与晶体管Q3的源极、晶体管Q4的源极、晶体管Q5的源极电性连接；所述晶体管Q3的栅极与运算放大器EA1的输出端电性连接；所述晶体管Q4的栅极与运算放大器EA2的输出端电性连接；所述晶体管Q3的漏极、晶体管Q4的漏极电性连接后分别与晶体管Q6的漏极电性连接；所述晶体管Q6的栅极和漏极电性连接；所述晶体管Q5的漏极与栅极电性连接；所述晶体管Q7的漏极与晶体管Q5的漏极电性连接，其栅极与晶体管Q6的栅极电性连接；所述晶体管Q6的源极、晶体管Q7的源极均接地。较佳地，所述BUFF模块包括电流源Is2、电流源Is3、晶体管Q8、晶体管Q9、晶体管Q10、晶体管Q11、晶体管Q12、晶体管Q13；所述电流源Is2的输出端分别与晶体管Q8的源极、晶体管Q9的源极、晶体管Q10的源极电性连接；所述晶体管Q8的栅极与运算放大器EA1的输出端电性连接；所述晶体管Q9的栅极与运算放大器EA2的栅极电性连接；所述电流源Is3的输出端分别与晶体管Q10的栅极、晶体管Q11的漏极电性连接；所述晶体管Q8的漏极、晶体管Q9的漏极电性连接后分别与晶体管Q12的漏极、晶体管Q11的栅极电性连接；所述晶体管Q10的漏极与晶体管Q13的漏极电性连接；所述晶体管Q13的漏极和栅极电性连接；所述晶体管Q12的栅极与晶体管Q13的栅极电性连接；所述晶体管Q11的源极、晶体管Q11的源极、晶体管Q13的源极均接地。较佳地，所述芯片U1内部还集成有比较器COMP、OSC模块、LOGIC模块、DRIVER模块、晶体管Q1、晶体管Q2；所述比较器COMP的反相输入端与BUFF模块的输出端电性连接，比较器COMP的输出端与LOGIC模块电性连接后连接至DRIVER模块一端；所述DRIVER模块另一端分别与晶体管Q1的栅极、晶体管Q2的栅极电性连接；所述晶体管Q1的源极连接至引脚VIN，其漏极与晶体管Q2的漏极电性连接后再连接至SW引脚；所述晶体管Q2的源极接地；所述OSC模块与LOGIC模块电性连接。较佳地，所述晶体管Q3、晶体管Q4、晶体管Q5均为PMOS管；所述晶体管Q6、晶体管Q7均为NMOS管。较佳地，所述晶体管Q8、晶体管Q9、晶体管Q10均为PMOS管；所述晶体管Q11、晶体管Q12、晶体管Q13均为NMOS管。较佳地，所述晶体管Q1为PMOS管；所述晶体管Q2为NMOS管。采用上述方案，本技术的有益效果是：电路结构简单，容易加工成集成化的切换电路，两种模式的稳定性强，可实现恒压模式和恒流模式的无缝切换，成本低。附图说明图1为本技术的电路图；图2为本技术的实施例1中BUFF模块电路图；图3为本技术的实施例2中BUFF模块电路图；图4为本技术的BUFF模块的输入输出电压波形图；具体实施方式以下结合附图和具体实施例，对本技术进行详细说明。参照图1至3所示，本技术提供一种恒压恒流模式切换电路，包括芯片U1、电感L1、电阻R1、电阻R2、电阻R3、电容C1；所述电感L1的一端与芯片U1的SW引脚电性连接，另一端分别与电阻R1一端、电容C1一端电性连接；所述电阻R1另一端分别与电阻R2一端、芯片U1的FB引脚电性连接；所述电阻R2的另一端、电容C1的另一端均接地；所述电阻R3一端与芯片U1的CS引脚电性连接，另一端接地；所述芯片U1的VIN引脚电性连接外部电源，GND引脚接地；所述芯片U1内部集成运算放大器EA1、运算放大器EA2、电阻R4、电容C2、BUFF模块；所述运算放大器EA1、运算放大器EA2均经输出端电性连接至BUFF模块的输入端；所述运算放大器EA1的反相输入端连接至FB引脚，其输出端还依次串联电阻R4、电容C2后接地；所述运算放大器EA2的反相输入端连接至CS引脚。实施例1：所述BUFF模块包括电流源Is1、晶体管Q3、晶体管Q4、晶体管Q5、晶体管Q6、晶体管Q7；所述电流源Is1的输出端分别与晶体管Q3的源极、晶体管Q4的源极、晶体管Q5的源极电性连接；所述晶体管Q3的栅极与运算放大器EA1的输出端电性连接；所述晶体管Q4的栅极与运算放大器EA2的输出端电性连接；所述晶体管Q3的漏极、晶体管Q4的漏极电性连接后分别与晶体管Q6的漏极电性连接；所述晶体管Q6的栅极和漏极电性连接；所述晶体管Q5的漏极与栅极电性连接；所述晶体管Q7的漏极与晶体管Q5的漏极电性连接，其栅极与晶体管Q6的栅极电性连接；所述晶体管Q6的源极、晶体管Q7的源极均接地。所述晶体管Q3、晶体管Q4、晶体管Q5均为PMOS管；所述晶体管Q6、晶体管Q7均为NMOS管。实施例2：所述BUFF模块包括电流源Is2、电流源Is3、晶体管Q8、晶体管Q9、晶体管Q10、晶体管Q11、晶体管Q12、晶体管Q13；所述电流源Is2的输出端分别与晶体管Q8的源极、晶体管Q9的源极、晶体管Q10的源极电性连接；所述晶体管Q8的栅极与运算放大本文档来自技高网...

【技术保护点】
1.一种恒压恒流模式切换电路，其特征在于，包括芯片U1、电感L1、电阻R1、电阻R2、电阻R3、电容C1；所述电感L1的一端与芯片U1的SW引脚电性连接，另一端分别与电阻R1一端、电容C1一端电性连接；所述电阻R1另一端分别与电阻R2一端、芯片U1的FB引脚电性连接；所述电阻R2的另一端、电容C1的另一端均接地；所述电阻R3一端与芯片U1的CS引脚电性连接，另一端接地；所述芯片U1的VIN引脚电性连接外部电源，GND引脚接地；所述芯片U1内部集成运算放大器EA1、运算放大器EA2、电阻R4、电容C2、BUFF模块；所述运算放大器EA1、运算放大器EA2均经输出端电性连接至BUFF模块的输入端；所述运算放大器EA1的反相输入端连接至FB引脚，其输出端还依次串联电阻R4、电容C2后接地；所述运算放大器EA2的反相输入端连接至CS引脚。

【技术特征摘要】
1.一种恒压恒流模式切换电路，其特征在于，包括芯片U1、电感L1、电阻R1、电阻R2、电阻R3、电容C1；所述电感L1的一端与芯片U1的SW引脚电性连接，另一端分别与电阻R1一端、电容C1一端电性连接；所述电阻R1另一端分别与电阻R2一端、芯片U1的FB引脚电性连接；所述电阻R2的另一端、电容C1的另一端均接地；所述电阻R3一端与芯片U1的CS引脚电性连接，另一端接地；所述芯片U1的VIN引脚电性连接外部电源，GND引脚接地；所述芯片U1内部集成运算放大器EA1、运算放大器EA2、电阻R4、电容C2、BUFF模块；所述运算放大器EA1、运算放大器EA2均经输出端电性连接至BUFF模块的输入端；所述运算放大器EA1的反相输入端连接至FB引脚，其输出端还依次串联电阻R4、电容C2后接地；所述运算放大器EA2的反相输入端连接至CS引脚。2.根据权利要求1所述的恒压恒流模式切换电路，其特征在于，所述BUFF模块包括电流源Is1、晶体管Q3、晶体管Q4、晶体管Q5、晶体管Q6、晶体管Q7；所述电流源Is1的输出端分别与晶体管Q3的源极、晶体管Q4的源极、晶体管Q5的源极电性连接；所述晶体管Q3的栅极与运算放大器EA1的输出端电性连接；所述晶体管Q4的栅极与运算放大器EA2的输出端电性连接；所述晶体管Q3的漏极、晶体管Q4的漏极电性连接后分别与晶体管Q6的漏极电性连接；所述晶体管Q6的栅极和漏极电性连接；所述晶体管Q5的漏极与栅极电性连接；所述晶体管Q7的漏极与晶体管Q5的漏极电性连接，其栅极与晶体管Q6的栅极电性连接；所述晶体管Q6的源极、晶体管Q7的源极均接地。3.根据权利要求1所述的恒压恒流模式切换电路，其特征在于，所述BUFF模块包括电流源Is2、电流源Is3、晶体管Q8、晶体管Q9、晶体管Q10、晶体管Q11、晶体管Q12、晶体管Q13；所述电...

【专利技术属性】
技术研发人员：田欢，
申请(专利权)人：深圳市创新微源半导体有限公司，
类型：新型
国别省市：广东,44