一种射频前端器件从控接口装置制造方法及图纸

本发明专利技术公开了一种射频前端器件从控接口装置，基于MIPI RFFE v2.0协议，并可全片上集成，本发明专利技术全部采用数字逻辑单元和基本电路元件搭建，从而很容易实现从控器电路的片内集成，可将所处从控器集成到射频前端元件片内，仅通过MIPI RFFE接口的三根信号线VIO，SCLK，SDAT就可以实现射频前端元件的灵活控制。本发明专利技术所使用的处理器输出管脚较少，因此控制信号所占用的印制电路板面积也较少，无需使用额外的板级元器件，因此实施本发明专利技术所需的成本较低，并且所占用的设备空间也较小，利于移动设备的小型化、低成本化设计，非常适合用于移动行业中的各种射频前端器件的控制。

【技术实现步骤摘要】
一种射频前端器件从控接口装置
本专利技术属于移动通信
，具体涉及一种射频前端器件从控接口装置的设计。
技术介绍
随着移动通信技术的高速发展，现代移动产品如移动电话、移动电脑等设备正在朝着更轻更薄的方向发展。这些现代移动通信设备中除了用到射频收发器以外，还广泛地用到了诸如功率放大器、低噪声放大器、滤波器、开关、电源管理模块以及天线调谐器等射频前端器件。这些射频前端器件中的绝大多数都由主控器通过数字总线来进行控制和工作模式的配置。为了统一行业规范，很多标准化组织制定了适于移动设备的通信标准。其中最引人注目并且应用范围最为广泛的，要属由移动行业处理器接口(MobileIndustryProcessorInterface，MIPI)联盟制定的射频前端(RadioFrequencyFrontEnd，RFFE)控制接口。MIPIPFFE接口是一种针对射频系统的简易接口，可以以较小数量的逻辑器件进行集成从而减少成本的投入。MIPIRFFE控制接口使用三根信号线，其中SCLK为总线时钟信号线，SDAT为总线数据信号线，VIO为总线电压基准/电源线。该接口可以实现高速率的数据传输且简单易用，目前广泛地应用于移动行业的射频前端器件上。为了实现通过MIPIRFFE接口对于射频前端器件的控制，可以采用直接控制或是通过FPGA等可编程逻辑器件控制等方法。如图1所示，射频前端器件的控制可以由移动设备处理器直接来实现，处理器通过输出一系列的控制信号CTRL1，CTRL2，CTRL3，…，CTRLN-1，CTRLN来实现对移动设备内部的电源管理模块、射频开关、滤波器、低噪声放大器和功率放大器等射频前端器件的直接控制。直接控制的方法简单易用，但是会消耗大量的处理器输出管脚，同时也会消耗大面积的印制电路板用作信号走线，这在移动设备逐渐趋于小型化的今天显然是不可行的，并且由于印制电路板面积较大，成本也较高。如图2所示，射频前端器件的控制也可以由FPGA通过MIPIRFFE接口来实现间接控制。移动设备的处理器通过MIPIRFFE接口的三根信号线VIO，SCLK，SDAT来对FPGA进行控制，FPGA输出一系列控制信号CTRL1，CTRL2，CTRL3，…，CTRLN-1，CTRLN来控制移动设备内部的诸如电源管理模块、射频开关、滤波器、低噪声放大器和功率放大器等射频前端器件。这种方法与处理器直接控制的方法相比，消耗的处理器输出管脚较少，因此消耗的处理器资源较少，并且信号走线所占用的印制电路板面积也较少。但这种方法需要占用额外的印制电路板面积来摆放FPGA等可编程逻辑器件和提供从FPGA到射频前端器件的控制信号走线，所消耗的电路板面积也较多。并且采用额外的FPGA器件会增加成本，同样也不利于移动设备的小型化。此外，传统的可配置寄存器方案如图3所示，为了实现32个8位寄存器数据(从REGDATA0[7:0]到REGDATA31[7:0])的输出，需要使用32个输出寄存器，如图3中D1到D32所示。通过控制每个输出寄存器的使能管脚ENA来选择内部寄存器数据是否输出和输出的数量。若需要将内部32个寄存器的数据全部输出，需要使用32个输出寄存器，同时也会有32组8位的输出管脚(从OUT0[7:0]到OUT31[7:0])。所以传统方案中，如果要输出32个8位寄存器的数据，需要用到32组8位的输出管脚，也就是256个输出管脚。因此这种传统可配置寄存器方案在需要输出较多寄存器数据时会消耗较多的输出管脚资源，因此会占用较多的芯片面积，不利于设备小型化的要求。
技术实现思路
本专利技术的目的是为了解决现有技术中的上述问题，提出了一种射频前端器件从控接口装置，基于MIPIRFFEv2.0协议，并可全片上集成，无需使用额外的板级元器件，占用设备空间较小，利于移动设备的小型化、低成本化设计。本专利技术的技术方案为：一种射频前端器件从控接口装置，包括顺次连接的接口逻辑模块、数据解码模块和可配置寄存器模块。接口逻辑模块的输入端为从控接口装置的输入端，分别与总线时钟信号线SCLK、总线数据信号线SDAT以及总线电压基准/电源线VIO连接。数据解码模块用于对接收到的总线数据进行解码，其输入端连接接口逻辑模块的输出端，其输出端连接可配置寄存器模块的输入端。可配置寄存器模块用于对从控接口装置的输出端进行配置，其输出端作为从控接口装置的输出端，与射频前端器件连接。本专利技术的有益效果是：本专利技术提出了能够实施的基于MIPIRFFEv2.0协议的射频前端器件从控接口装置的具体方案，尤其适用于产业的使用该接口协议的射频前端器件。本专利技术全部采用数字逻辑基本单元搭建，从而很容易实现从控器电路的片内集成，并且占用空间也小，非常适用于移动行业中的各种射频前端器件的控制。进一步地，接口逻辑模块包括双模复位子模块、总线时钟SCLK输入驱动子模块和总线数据SDAT双向驱动子模块。双模复位子模块的输入端与总线电压基准/电源线VIO连接，用于检测总线输入输出电压基准/电源信号的状态和控制器供电电源的状态，同时输出RSEN信号来进行从控接口装置的复位，并将从控接口装置分别置于关断状态、启动状态或现行状态。总线时钟SCLK输入驱动子模块的输入端与总线时钟信号线SCLK连接，用于驱动从控接口装置的内部时钟线SCLK。总线数据SDAT双向驱动子模块的输入端与总线数据信号线SDAT连接，用于选择总线数据信号线SDAT的输入或输出状态，从而将总线数据分别置于高阻输入或输出状态。进一步地，双模复位子模块包括上电检测电路、VIO信号状态切换检测电路、第一反相器电路、第二反相器电路、异或非门电路以及第一与门电路。上电检测电路包括场效应管M1、电阻R1和电容C1，场效应管M1的源极与电源连接，其栅极和漏极相连，并分别与电阻R1的一端、电容C1的一端、第一反相器电路的输入端以及异或非门电路的第二输入端连接，电阻R1的另一端与电源连接，电容C1的另一端与地连接。第一反相器电路的输出端与第二反相器电路的输入端连接，第二反相器电路的输出端与异或非门电路的第一输入端连接，异或非门电路的输出端与第一与门电路的第一输入端连接。VIO信号状态切换检测电路包括电阻R2、电阻R3、电阻R4、电容C2、晶体管Q1和迟滞比较器，电阻R2的一端与电阻R3的一端连接作为双模复位子模块的输入端，电阻R2的另一端分别与晶体管Q1的集电极、晶体管Q1的基极以及迟滞比较器的第一输入端连接，晶体管Q1的发射极与地连接，电阻R3的另一端分别与电阻R4的一端、电容C2的一端以及迟滞比较器的第二输入端连接，电阻R4的另一端和电容C2的另一端均与地连接，迟滞比较器的输出端与第一与门电路的第二输入端连接，第一与门电路的输出端作为双模复位子模块的输出端。上述进一步方案的有益效果为：本专利技术采用双模复位子模块，在从控接口装置上电和VIO信号状态变化时快速复位和使能所述从控接口装置，实现所述从控接口装置对射频前端元件的稳定控制，防止系统上电和VIO信号状态切换时控制紊乱的发生。相比于传统的POR上电复位模块，本专利技术所采用的双模复位子模块整合了上电复位功能和VIO信号所控制的接口状态跳转功能，能更好地实现所述从控接口装置对于状态切换和系统上电的响应。进一步地，数据解码模块包括状本文档来自技高网...

【技术保护点】
1.一种射频前端器件从控接口装置，其特征在于，包括顺次连接的接口逻辑模块(100)、数据解码模块(200)和可配置寄存器模块(300)；所述接口逻辑模块(100)的输入端为所述从控接口装置的输入端，分别与总线时钟信号线SCLK、总线数据信号线SDAT以及总线电压基准/电源线VIO连接；所述数据解码模块(200)用于对接收到的总线数据进行解码，其输入端连接接口逻辑模块(100)的输出端，其输出端连接可配置寄存器模块(300)的输入端；所述可配置寄存器模块(300)用于对所述从控接口装置的输出端进行配置，其输出端作为所述从控接口装置的输出端，与射频前端器件连接。

【技术特征摘要】
1.一种射频前端器件从控接口装置，其特征在于，包括顺次连接的接口逻辑模块(100)、数据解码模块(200)和可配置寄存器模块(300)；所述接口逻辑模块(100)的输入端为所述从控接口装置的输入端，分别与总线时钟信号线SCLK、总线数据信号线SDAT以及总线电压基准/电源线VIO连接；所述数据解码模块(200)用于对接收到的总线数据进行解码，其输入端连接接口逻辑模块(100)的输出端，其输出端连接可配置寄存器模块(300)的输入端；所述可配置寄存器模块(300)用于对所述从控接口装置的输出端进行配置，其输出端作为所述从控接口装置的输出端，与射频前端器件连接。2.根据权利要求1所述的射频前端器件从控接口装置，其特征在于，所述接口逻辑模块(100)包括双模复位子模块(110)、总线时钟SCLK输入驱动子模块(120)和总线数据SDAT双向驱动子模块(130)；所述双模复位子模块(110)的输入端与总线电压基准/电源线VIO连接，用于检测总线输入输出电压基准/电源信号的状态和控制器供电电源的状态，同时输出RSEN信号来进行所述从控接口装置的复位，并将所述从控接口装置分别置于关断状态、启动状态或现行状态；所述总线时钟SCLK输入驱动子模块(120)的输入端与总线时钟信号线SCLK连接，用于驱动所述从控接口装置的内部时钟线SCLK；所述总线数据SDAT双向驱动子模块(130)的输入端与总线数据信号线SDAT连接，用于选择总线数据信号线SDAT的输入或输出状态，从而将总线数据分别置于高阻输入或输出状态。3.根据权利要求2所述的射频前端器件从控接口装置，其特征在于，所述双模复位子模块(110)包括上电检测电路、VIO信号状态切换检测电路、第一反相器电路(111)、第二反相器电路(112)、异或非门电路(113)以及第一与门电路(114)；所述上电检测电路包括场效应管M1、电阻R1和电容C1，所述场效应管M1的源极与电源连接，其栅极和漏极相连，并分别与电阻R1的一端、电容C1的一端、第一反相器电路(111)的输入端以及异或非门电路(113)的第二输入端连接，所述电阻R1的另一端与电源连接，所述电容C1的另一端与地连接；所述第一反相器电路(111)的输出端与第二反相器电路(112)的输入端连接，所述第二反相器电路(112)的输出端与异或非门电路(113)的第一输入端连接，所述异或非门电路(113)的输出端与第一与门电路(114)的第一输入端连接；所述VIO信号状态切换检测电路包括电阻R2、电阻R3、电阻R4、电容C2、晶体管Q1和迟滞比较器(115)，所述电阻R2的一端与电阻R3的一端连接作为所述双模复位子模块(110)的输入端，所述电阻R2的另一端分别与晶体管Q1的集电极、晶体管Q1的基极以及迟滞比较器(115)的第一输入端连接，所述晶体管Q1的发射极与地连接，所述电阻R3的另一端分别与电阻R4的一端、电容C2的一端以及迟滞比较器(115)的第二输入端连接，所述电阻R4的另一端和电容C2的另一端均与地连接，所述迟滞比较器(115)的输出端与第一与门电路(114)的第二输入端连接，所述第一与门电路(114)的输出端作为所述双模复位子模块(110)的输出端。4.根据权利要求2所述的射频前端器件从控接口装置，其特征在于，所述数据解码模块(200)包括状态机子模块(210)、SSC检测子模块(220)以及数据输出子模块(230)；所述状态机子模块(210)用于控制数据解码模块(200)的状态，所述控制数据解码模块(200)的状态包括RST接口默认状态、ADD1命令帧数据累加存储状态、ACK1命令帧响应状态、ADD2数据帧累加存储状态、ACK2数据帧响应状态、ACK3数据帧响应...

【专利技术属性】
技术研发人员：罗文玲，吴雨桐，裘英华，
申请(专利权)人：成都通量科技有限公司，
类型：发明
国别省市：四川,51