掉电控制方法、装置、设备及介质制造方法及图纸

本发明专利技术实施例提供了一种掉电控制方法、装置、设备及介质。该方法包括：在确定CPU满足掉电条件时，将所述CPU的掉电信息存储到第一带电存储模块，所述第一带电存储模块在所述CPU处于掉电状态期间保持带电；将所述掉电信息的存储地址信息存储到第二带电存储模块包括的部分存储单元；对所述CPU以及所述第二带电存储模块包括的可用存储单元进行掉电处理，所述可用存储单元为所述第二带电存储模块中除所述部分存储单元外剩余的存储单元。

【技术实现步骤摘要】
掉电控制方法、装置、设备及介质
本专利技术涉及电源管理
，尤其涉及一种掉电控制方法、装置、设备及介质。
技术介绍
芯片是电子设备中配置的一种常见的元器件。随着半导体工艺的飞速发展和芯片工作频率的提高，芯片的功耗迅速增加，功耗增加将导致芯片发热量的增大和可靠性的下降。为了降低芯片的功耗，在芯片设计过程中通常采用低功耗设计，例如：如果短时间内不需要CPU(CentralProcessingUnit，中央处理器)进行操作，那么就对CPU进行掉电处理。然而，CPU掉电之后需要重新加载代码才能够恢复工作，并且需要在对CPU进行掉电处理之前记录CPU的状态信息，以便于再次上电时CPU能够恢复掉电之前的状态。相关技术中，将代码和状态信息存储在TCM(TightlyCoupledMemory，一个固定大小且紧密地耦合至CPU的高速缓存)中，便于CPU快速地访问TCM存储的代码和状态信息。正是由于TCM中存储有代码和状态信息，所以低功耗设计时对TCM中存储有代码和状态信息的存储单元通常不做掉电处理，即保持带电状态，从而TCM中的代码和状态信息不会因为掉电而遗失。便于CPU再次上电时利用TCM中的代码和状态信息快速恢复到工作状态。虽然对TCM中的部分存储单元(即存储有代码和状态信息的存储单元)保持带电状态能够在CPU上电时快速恢复工作状态，但是TCM中保持带电状态的存储单元仍然增加了芯片在进入低功耗状态下的功耗。
技术实现思路
本专利技术实施例提供了一种掉电控制方法、装置、设备及介质，以降低芯片功耗。第一方面，本专利技术实施例提供了一种掉电控制方法，所述方法包括：在确定CPU满足掉电条件时，将所述CPU的掉电信息存储到第一带电存储模块，所述第一带电存储模块在所述CPU处于掉电状态期间保持带电；将所述掉电信息的存储地址信息存储到第二带电存储模块包括的部分存储单元；对所述CPU以及所述第二带电存储模块包括的可用存储单元进行掉电处理，所述可用存储单元为所述第二带电存储模块中除所述部分存储单元外剩余的存储单元。可选地，在确定CPU满足掉电条件时，将所述CPU的掉电信息存储到第一带电存储模块，包括：在确定CPU满足掉电条件时，启动DMA控制器；通过所述DMA控制器将所述掉电信息存储到所述第一带电存储模块。可选地，将所述掉电信息的存储地址信息存储到第二带电存储模块包括的部分存储单元，包括：将所述掉电信息的存储地址信息和所述DMA控制器的启动信息存储到所述第二带电存储模块包括的部分存储单元；对所述CPU以及所述第二带电存储模块包括的可用存储单元进行掉电处理，包括：对所述CPU、所述DMA控制器以及所述第二带电存储模块包括的可用存储单元进行掉电处理。可选地，所述方法还包括：在确定所述CPU满足上电条件时，从所述第二带电存储模块包括的部分存储单元中读取所述掉电信息的存储地址信息；根据所读取的存储地址信息，将所述掉电信息从所述第一带电存储模块搬移到所述第二带电存储模块；根据被搬移的掉电信息，对所述CPU进行上电处理。可选地，在确定所述CPU满足上电条件时，从所述第二带电存储模块包括的部分存储单元中读取所述掉电信息的存储地址信息，包括：在确定所述CPU满足上电条件时，从所述第二带电存储模块包括的部分存储单元中读取所述DMA控制器的启动信息；根据所读取的启动信息，启动所述DMA控制器；通过所述DMA控制器从所述第二带电存储模块包括的部分存储单元中读取所述掉电信息的存储地址信息；根据所读取的存储地址信息，将所述掉电信息从所述第一带电存储模块搬移到所述第二带电存储模块，包括：根据所读取的存储地址信息，通过所述DMA控制器将所述掉电信息从所述第一带电存储模块搬移到所述第二带电存储模块。第二方面，本专利技术实施例提供了一种掉电控制装置，所述装置包括：第一存储模块，被配置为在确定CPU满足掉电条件时，将所述CPU的掉电信息存储到第一带电存储模块，所述第一带电存储模块在所述CPU处于掉电状态期间保持带电；第二存储模块，被配置为将所述掉电信息的存储地址信息存储到第二带电存储模块包括的部分存储单元；处理模块，被配置为对所述CPU以及所述第二带电存储模块包括的可用存储单元进行掉电处理，所述可用存储单元为所述第二带电存储模块中除所述部分存储单元外剩余的存储单元。可选地，所述第一存储模块包括：第一启动子模块，被配置为在确定CPU满足掉电条件时，启动DMA控制器；第一存储子模块，被配置为通过所述DMA控制器将所述掉电信息存储到所述第一带电存储模块。可选地，所述第二存储模块包括：第二存储子模块，被配置为将所述掉电信息的存储地址信息和所述DMA控制器的启动信息存储到所述第二带电存储模块包括的部分存储单元；所述处理模块包括：处理子模块，被配置为对所述CPU、所述DMA控制器以及所述第二带电存储模块包括的可用存储单元进行掉电处理。可选地，所述装置还包括：读取模块，被配置为在确定所述CPU满足上电条件时，从所述第二带电存储模块包括的部分存储单元中读取所述掉电信息的存储地址信息；搬移模块，被配置为根据所读取的存储地址信息，将所述掉电信息从所述第一带电存储模块搬移到所述第二带电存储模块；上电模块，被配置为根据被搬移的掉电信息，对所述CPU进行上电处理。可选地，所述读取模块包括：第一读取子模块，被配置为在确定所述CPU满足上电条件时，从所述第二带电存储模块包括的部分存储单元中读取所述DMA控制器的启动信息；第二启动子模块，被配置为根据所读取的启动信息，启动所述DMA控制器；第二读取子模块，被配置为通过所述DMA控制器从所述第二带电存储模块包括的部分存储单元中读取所述掉电信息的存储地址信息；所述搬移模块包括：搬移子模块，被配置为根据所读取的存储地址信息，通过所述DMA控制器将所述掉电信息从所述第一带电存储模块搬移到所述第二带电存储模块。第三方面，本专利技术实施例提供了一种掉电控制设备，包括：至少一个处理器、至少一个存储器以及存储在存储器中的计算机程序指令，当计算机程序指令被处理器执行时实现如上述实施方式中第一方面的方法。第四方面，本专利技术实施例提供了一种计算机可读存储介质，其上存储有计算机程序指令，当计算机程序指令被处理器执行时实现如上述实施方式中第一方面的方法。本专利技术实施例提供的掉电控制方法、装置、设备及介质，对在CPU处于掉电状态期间保持带电的第一带电存储模块充分利用，将掉电信息存储到第一带电存储模块，仅将掉电信息的存储地址信息存储到第二存储模块，然后对CPU以及第二存储模块中的大部分存储单元(除第二存储模块中的部分存储单元外)进行掉电处理，减少了芯片中带电模块的大小(由整个第二存储模块减少为第二存储模块中部分存储单元)，降低了芯片功耗。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例中所需要使用的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的掉电控制方法的流程图。图2是本专利技术实施例提供的掉电控制装置的示意图。图3是本专利技术实施例提供的掉电控制设备的示意图。具体实施方式下面将详细描述本专利技术的各个方面的特征和示例性实施例，为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施本文档来自技高网...

【技术保护点】
1.一种掉电控制方法，其特征在于，包括：在确定CPU满足掉电条件时，将所述CPU的掉电信息存储到第一带电存储模块，所述第一带电存储模块在所述CPU处于掉电状态期间保持带电；将所述掉电信息的存储地址信息存储到第二带电存储模块包括的部分存储单元；对所述CPU以及所述第二带电存储模块包括的可用存储单元进行掉电处理，所述可用存储单元为所述第二带电存储模块中除所述部分存储单元外剩余的存储单元。

【技术特征摘要】
1.一种掉电控制方法，其特征在于，包括：在确定CPU满足掉电条件时，将所述CPU的掉电信息存储到第一带电存储模块，所述第一带电存储模块在所述CPU处于掉电状态期间保持带电；将所述掉电信息的存储地址信息存储到第二带电存储模块包括的部分存储单元；对所述CPU以及所述第二带电存储模块包括的可用存储单元进行掉电处理，所述可用存储单元为所述第二带电存储模块中除所述部分存储单元外剩余的存储单元。2.根据权利要求1所述的方法，其特征在于，在确定CPU满足掉电条件时，将所述CPU的掉电信息存储到第一带电存储模块，包括：在确定CPU满足掉电条件时，启动DMA控制器；通过所述DMA控制器将所述掉电信息存储到所述第一带电存储模块。3.根据权利要求2所述的方法，其特征在于，将所述掉电信息的存储地址信息存储到第二带电存储模块包括的部分存储单元，包括：将所述掉电信息的存储地址信息和所述DMA控制器的启动信息存储到所述第二带电存储模块包括的部分存储单元；对所述CPU以及所述第二带电存储模块包括的可用存储单元进行掉电处理，包括：对所述CPU、所述DMA控制器以及所述第二带电存储模块包括的可用存储单元进行掉电处理。4.根据权利要求1所述的方法，其特征在于，所述方法还包括：在确定所述CPU满足上电条件时，从所述第二带电存储模块包括的部分存储单元中读取所述掉电信息的存储地址信息；根据所读取的存储地址信息，将所述掉电信息从所述第一带电存储模块搬移到所述第二带电存储模块；根据被搬移的掉电信息，对所述CPU进行上电处理。5.根据权利要求4所述的方法，其特征在于，在确定所述CPU满足上电条件时，从所述第二带电存储模块包括的部分存储单元中读取所述掉电信息的存储地址信息，包括：在确定所述CPU满足上电条件时，从所述第二带电存储模块包括的部分存储单元中读取所述DMA控制器的启动信息；根据所读取的启动信息，启动所述DMA控制器；通过所述...

【专利技术属性】
技术研发人员：毛兴中，谢巍，
申请(专利权)人：北京联想核芯科技有限公司，
类型：发明
国别省市：北京,11