NMOS型栅体互连光电探测器及其制备方法技术

本发明专利技术公开了一种NMOS型栅体互连光电探测器及其制备方法，光电探测器由栅体互连NMOS晶体管和光电二极管复合而成；在P型半导体衬底上，由N型杂质注入形成N阱，在N阱内通过P型杂质注入形成T阱；在T阱中通过掺杂或离子注入形成NMOS晶体管，将NMOS晶体管的栅体互连。包括：在热生长的二氧化硅栅氧层上用化学气相淀积法淀积多晶硅，干法刻蚀出多晶硅栅图形；离子注入分别制作出NMOS晶体管的源、漏、P型衬底和N阱、T阱接触区；光刻出NMOS晶体管源极、漏极、栅极，及P型衬底和N阱、T阱接触区的引线孔，淀积一层金属膜，光刻出晶体管和接触区的电极图形；利用光刻、刻蚀及金属化工艺制备其它高层互连金属，用于将光电流引出至接触焊盘。

NMOS type gate interconnect photodetector and its preparation method

The invention discloses a NMOS grid interconnected photodetector and a preparation method thereof. The photodetector is composed of a grid interconnected NMOS transistor and a photodiode; on a P-type semiconductor substrate, a N-well is formed by N-type impurity injection, and a T-well is formed by P-type impurity injection in the N-well; and in a T-well, a T-well is formed by doping or ion injection. The NMOS transistor is formed to interconnect the gate of the NMOS transistor. It includes: polycrystalline silicon is deposited by chemical vapor deposition (CVD) on hot-grown silicon dioxide gate oxide layer, and polycrystalline silicon gate pattern is etched by dry method; source, drain, P-type substrate, N-well and T-well contact area of NMOS transistor are fabricated by ion implantation; source, drain, gate, P-type substrate and N-well, T-well contact area of NMOS transistor are fabricated by photolithography. A layer of metal film is deposited in the lead hole of the zone, and the electrode patterns of the transistor and the contact zone are lithographically etched.

【技术实现步骤摘要】
NMOS型栅体互连光电探测器及其制备方法
本专利技术涉及半导体工艺技术和互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)图像传感器
，尤其涉及一种基于标准CMOS工艺的NMOS型栅体互连光电探测器及其制备方法。
技术介绍
CMOS图像传感器是一种典型的固态成像传感器，与电荷耦合器件(Charge-coupledDevice，CCD)图像传感器有着相同的历史渊源。但是，它与CCD图像传感器相比，具有低成本、低功耗、易集成等优点。因此，CMOS图像传感器广泛应用于数码相机、摄像机、工业监控等消费产品和工业产品领域。近年来，随着CMOS图像传感器技术的飞速发展，其应用领域已逐渐扩展到生物分子成像、生物荧光探测、微弱天文信号观测等弱光探测领域，因而对CMOS图像传感器的探测灵敏度提出了更高的要求。作为CMOS图像传感器像素单元的核心组件，光电探测器的优劣对CMOS图像传感器的探测灵敏度具有决定性的影响。因此，研发具有高灵敏度的光电探测器逐渐成为一项重要的研究课题。传统CMOS图像传感器中的探测器主要有钳位光电二极管(PinnedPhotoDiode，PPD)和雪崩光电二极管(AvalanchePhotoDiode，APD)两种。对PPD而言，受其工作原理限制，不能提供光电流增益，且量子效应不高，因而探测灵敏度较低，不能满足弱光探测的需求。APD能够实现高灵敏度探测，但雪崩电荷的积累需要很高的工作电压，因而难以兼容CMOS读出电路。此外，基于APD的图像传感器像素面积大、功耗高。综上所述，PPD和APD在弱光探测方面仍存在一些不足之处。最近，CamposFS等人提出了一种基于标准CMOS工艺的栅控双晶体管型光电探测器结构，在弱光环境下的光电流增益超过了106倍，但在光照较弱时，其光电流增益明显下降，具有一定的应用局限性。鉴于上述光电探测器的缺点，为了实现光电探测器的高灵敏度、低功耗、易集成等性能，需要用技术成熟的标准CMOS工艺研制低成本、高性能的复合结构光电探测器。
技术实现思路
本专利技术提供了一种NMOS型栅体互连光电探测器及其制备方法，本专利技术基于标准CMOS工艺，克服了PPD灵敏度低和APD不易集成、功耗大等缺点，实现了光电探测器的高灵敏度、低功耗、易集成等性能，详见下文描述：一种NMOS型栅体互连光电探测器，所述光电探测器适用于弱光探测，基于标准CMOS工艺，所述光电探测器由栅体互连NMOS晶体管和光电二极管复合而成；在P型半导体衬底上，由N型杂质注入形成N阱，在N阱内通过P型杂质注入形成T阱；再在T阱中通过掺杂或离子注入形成NMOS晶体管，将NMOS晶体管的栅-体互连。当可见光照射光电二极管区域时，入射光激发电子-空穴对；光生电子逆着电势梯度方向转移到N阱，光生空穴在T阱底部聚集，改变NMOS晶体管的栅极电势，使其工作在弱反型或强反型状态；MOS晶体管将光电流放大为漏电流输出。进一步地，所述光电探测器基于UMC0.18μm标准CMOS工艺设计。具体实现时，在光强小于10-4W/cm-2时，所述光电探测器的光电流增益超过了105倍，且光电流增益随光强的增加而减小，但总体增益仍大于102倍。一种NMOS型栅体互连光电探测器的制备方法，所述制备方法包括以下步骤：1)利用氧化、淀积、光刻刻蚀及化学机械抛光在P型轻掺杂硅衬底上制备浅槽隔离；2)在P型轻掺杂硅衬底上生成二氧化硅垫层和氮化硅薄膜，在二氧化硅垫层和氮化硅薄膜上制作出N阱窗口，进行N阱杂质注入，然后进行高温退火处理；3)重新生成二氧化硅垫层和氮化硅薄膜，然后在二氧化硅和氮化硅薄层上制作出T阱窗口，进行T阱杂质注入，再进行高温退火处理，重新生成二氧化硅栅氧层；4)在热生长的二氧化硅栅氧层上用化学气相淀积法淀积多晶硅，然后用干法刻蚀出多晶硅栅图形；5)用离子注入分别制作出NMOS晶体管的源S、漏D以及P型衬底和N阱、T阱的接触区；6)光刻出NMOS晶体管的源极S、漏极D、栅极G，以及P型衬底和N阱、T阱接触区的引线孔，然后淀积一层金属膜，并光刻出晶体管和接触区的电极图形；7)利用光刻、刻蚀及金属化工艺制备其它高层互连金属，用于将光电探测器的光电流引出至接触焊盘；8)在器件表面淀积一层钝化膜，避免杂质和水汽侵入。进一步地，多晶硅栅表面的光照窗口为金属开放区，增加透光量。本专利技术提出了一种适用于弱光探测的、高灵敏度的NMOS型栅体互连光电探测器结构，与传统PPD型探测器结构相比，本专利技术具有如下优点：1、本专利技术设计的光电探测器灵敏度高，有效光电流增益超过106倍；2、本专利技术设计的光电探测器采用栅体互连的NMOS管结构，可以通过光强改变NMOS管阈值电压和栅源电压，从而实现光电流的放大和输出；3、本专利技术设计的光电探测器的结构与标准CMOS工艺完全兼容，易集成、功耗低，完全满足弱光条件下的工作要求。附图说明图1为光电探测器的剖面图；图2为光电探测器的平面图；图3为光电探测器的栅电压变化效果图；图4为光电探测器的漏电流变化效果图；图5为光电探测器的光电流增益效果图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面对本专利技术实施方式作进一步地详细描述。实施例1本专利技术实施例所述的基于标准CMOS工艺的NMOS型栅体互连光电探测器，由栅体互连NMOS晶体管和光电二极管(PD)复合而成。该光电探测器基于UMC0.18μm标准CMOS工艺设计，在P型半导体衬底上，由N型杂质注入形成N阱，在N阱内通过P型杂质注入形成T阱(浅P阱)，再在T阱中用掺杂或离子注入的方法形成NMOS晶体管，最后将NMOS晶体管的栅-体互连，进而构成复合型光电探测器结构。当可见光照射光电二极管区域时，入射光激发电子-空穴对。其中，光生电子逆着电势梯度方向转移到N阱，而光生空穴在T阱底部聚集，改变NMOS晶体管的栅极电势，使其工作在弱反型或强反型状态，随后MOS晶体管将光电流放大为漏电流输出。实施例2基于上述探测器结构，本专利技术实施例所述光电探测器的制备方法实施如下：1)利用氧化、淀积、光刻刻蚀及化学机械抛光等标准CMOS工艺在P型轻掺杂硅衬底上制备浅槽隔离(STI)，实现光电探测器和电子电路间的电学隔离，避免相互影响。2)在轻掺杂的P型衬底上制作N阱；首先在P型衬底上生成二氧化硅垫层和氮化硅薄膜，然后在二氧化硅垫层和氮化硅薄膜上制作(光刻、刻蚀)出N阱窗口，进行N阱杂质(如磷离子)注入，然后进行高温退火处理。3)在N阱中制作T阱；重新生成二氧化硅垫层和氮化硅薄膜，然后在二氧化硅和氮化硅薄层上制作(光刻、刻蚀)出T阱窗口，进行T阱杂质(如硼离子)注入，再进行高温退火处理，重新生成二氧化硅栅氧层。4)制作多晶硅栅；首先在热生长的二氧化硅栅氧层上用化学气相淀积法淀积多晶硅，然后用干法刻蚀出多晶硅栅图形。5)有源区掺杂；用离子注入法分别制作出NMOS晶体管的源S、漏D以及P型衬底和N阱、T阱的接触区。6)制作接触孔；光刻出NMOS晶体管的源极S、漏极D、栅极G，以及P型衬底和N阱、T阱接触区的引线孔，然后淀积一层金属膜，并光刻出晶体管和接触区的电极图形。其中，多晶硅栅表面的光照窗口为金属开放区(除必要的电极金属外，不加其它金属层)，增加透光量本文档来自技高网...

【技术保护点】
1.一种NMOS型栅体互连光电探测器，其特征在于，所述光电探测器适用于弱光探测，且基于标准CMOS工艺；所述光电探测器由栅体互连NMOS晶体管和光电二极管复合而成；在P型半导体衬底上，由N型杂质注入形成N阱，在N阱内通过P型杂质注入形成T阱；再在T阱中通过掺杂或离子注入形成NMOS晶体管，将NMOS晶体管的栅‑体互连；当可见光照射光电二极管区域时，入射光激发电子‑空穴对；光生电子逆着电势梯度方向转移到N阱，光生空穴在T阱底部聚集，改变NMOS晶体管的栅极电势，使其工作在弱反型或强反型状态；MOS晶体管将光电流放大为漏电流输出。

【技术特征摘要】
1.一种NMOS型栅体互连光电探测器，其特征在于，所述光电探测器适用于弱光探测，且基于标准CMOS工艺；所述光电探测器由栅体互连NMOS晶体管和光电二极管复合而成；在P型半导体衬底上，由N型杂质注入形成N阱，在N阱内通过P型杂质注入形成T阱；再在T阱中通过掺杂或离子注入形成NMOS晶体管，将NMOS晶体管的栅-体互连；当可见光照射光电二极管区域时，入射光激发电子-空穴对；光生电子逆着电势梯度方向转移到N阱，光生空穴在T阱底部聚集，改变NMOS晶体管的栅极电势，使其工作在弱反型或强反型状态；MOS晶体管将光电流放大为漏电流输出。2.根据权利要求1所述的光电探测器，其特征在于，所述光电探测器基于UMC0.18μm标准CMOS工艺设计。3.根据权利要求1所述的光电探测器，其特征在于，在光强小于10-4W/cm-2时，所述光电探测器的光电流增益超过了105倍，且光电流增益随光强的增加而减小，但总体增益仍大于102倍。4.一种用于权利要求1-3中任一权利要求所述的NMOS型栅体互连光电探测器的制备方法，其特征在于，所述制备...

【专利技术属性】
技术研发人员：谢生，董威锋，孙邵凡，毛陆虹，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12