一种功率元件的保护器件及其制作方法技术

本发明专利技术提供了一种功率元件的保护器件及其制作方法，涉及半导体器件技术领域，首先，提供N型衬底，在N型衬底内形成第一氧化硅层，刻蚀去除第一氧化硅层的底部；其次，依次形成第一P型外延层、N型外延层和第二P型外延层，在第一P型外延层的下表面形成氧化硅底层；再次，在第一P型外延层、N型外延层和第二P型外延层内凹槽的侧壁形成第二氧化硅层；然后，形成第三氧化硅层及金属层，形成第一电极和第二电极；最后，表面形成氧化硅钝化层。该技术方案通过采用埋层工艺实现了TVS的集成，提高了器件抗浪涌能力，减小了器件的面积，实现了高端IC的小尺寸封装，缓解了现有技术存在的抗浪涌能力低、器件面积大的技术问题。

Protection device of power element and its making method

The invention provides a protective device for power elements and a manufacturing method thereof, which relates to the technical field of semiconductor devices. Firstly, the N-type substrate is provided to form a first silicon oxide layer in the N-type substrate, and the bottom of the first silicon oxide layer is etched and removed; secondly, the first P-type epitaxial layer, the N-type epitaxial layer and the second P-type epitaxial layer are successively formed. A silicon oxide substrate is formed on the lower surface of the first P-type epitaxial layer; a second silicon oxide layer is formed on the side walls of the first P-type epitaxial layer, the N-type epitaxial layer and the groove inside the second P-type epitaxial layer; then a third silicon oxide layer and a metal layer are formed to form the first electrode and the second electrode; finally, a silicon oxide passivation layer is formed on the surface of the first P-type epitaxial layer, the N-type epitaxial layer and the second P . The technology scheme realizes the integration of TVS by using buried layer technology, improves the anti-surge capability of the device, reduces the area of the device, realizes the small size package of high-end IC, and alleviates the technical problems of low anti-surge capability and large device area existing in the existing technology.

【技术实现步骤摘要】
一种功率元件的保护器件及其制作方法
本专利技术涉及半导体器件
，尤其是涉及一种功率元件的保护器件及其制作方法。
技术介绍
静电放电以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致器件的致命伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰功率器件保护芯片通常用来保护敏感电路受到浪涌的冲击。基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。目前，功率器件保护芯片是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容功率器件保护芯片适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。在实现本专利技术过程中，专利技术人发现现有技术中至少存在如下问题：现有的功率元件的保护芯片抗浪涌能力有限，且器件面积大，有效结面积小，放电能力低，导致现有的保护芯片难以实现高端IC的小尺寸封装，严重阻碍了瞬变抑制二极管的应用发展，因此，现有技术存在抗浪涌能力低、器件面积大的技术问题。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种功率元件的保护器件及其制作方法，以缓解现有技术中存在的抗浪涌能力低、器件面积大的技术问题。第一方面，本专利技术实施例提供了一种功率元件的保护器件的制作方法，包括以下步骤：步骤一：提供N型衬底，在N型衬底上通过干法刻蚀形成沟槽，在沟槽的侧壁形成第一氧化硅层；步骤二：刻蚀去除第一氧化硅层的底部；步骤三：在沟槽内由下到上依次形成第一P型外延层、N型外延层和第二P型外延层；步骤四：由N型衬底的背面进行氧注入，在第一P型外延层的下表面形成氧化硅底层；步骤五：在第一P型外延层、N型外延层和第二P型外延层由上到下刻蚀形成凹槽，凹槽的底部延伸至第一P型外延层内，在凹槽的侧壁形成第二氧化硅层；步骤六：在N型衬底和第二P型外延层的上方形成第三氧化硅层；步骤七：在第三氧化硅层上分别形成通孔，在通孔中形成金属层，在第二氧化硅层上形成贯穿的接触孔，在接触孔和凹槽中沉积形成第一电极，在N型衬底的底部形成第二电极；步骤八：在第三氧化硅层和第一电极的上表面形成氧化硅钝化层。进一步的，本专利技术实施例提供的功率元件的保护器件的制作方法中，步骤三还包括：对N型衬底的表面进行机械研磨，去除N型衬底表面的外延层，保留沟槽内的外延层。进一步的，本专利技术实施例提供的功率元件的保护器件的制作方法中，第一P型外延层、N型外延层和第二P型外延层为横向间隔层状排列，且第一P型外延层和第二P型外延层的层厚度大于N型外延层的层厚度。进一步的，本专利技术实施例提供的功率元件的保护器件的制作方法中，第三氧化硅层的厚度大于第一氧化硅层或第二氧化硅层的厚度，且小于氧化硅钝化层的厚度。第二方面，本专利技术实施例提供了一种功率元件的保护器件，功率元件的保护器件根据上述功率元件的保护器件的制作方法所制备，包括：N型衬底、第一氧化硅层、氧化硅底层、第二氧化硅层、第三氧化硅层、第一P型外延层、第二P型外延层、N型外延层、金属层、第一电极、第二电极和氧化硅钝化层；第一氧化硅层和氧化硅底层设置于N型衬底的沟槽内，与第一氧化硅层相接触的沟槽中由下到上依次设置有第一P型外延层、第二P型外延层和N型外延层，且N型外延层与氧化硅底层连接，第一P型外延层、N型外延层和第二P型外延层内部凹槽的侧壁设置有第二氧化硅层，N型衬底和第二P型外延层的上方设置有第三氧化硅层，金属层设置在第三氧化硅层内，与第二氧化硅层相接触的凹槽中设置有第一电极，第二电极位于N型衬底的底部，氧化硅钝化层位于第三氧化硅层和第一电极的上表面。本专利技术实施例带来了以下有益效果：本专利技术实施例所提供的功率元件的保护器件及其制作方法，首先，提供N型衬底，在N型衬底上通过干法刻蚀形成沟槽，在沟槽的侧壁形成第一氧化硅层；刻蚀去除第一氧化硅层的底部；其次，在沟槽内由下到上依次形成第一P型外延层、N型外延层和第二P型外延层；由N型衬底的背面进行氧注入，在第一P型外延层的下表面形成氧化硅底层；再次，在第一P型外延层、N型外延层和第二P型外延层由上到下刻蚀形成凹槽，凹槽的底部延伸至第一P型外延层内，在凹槽的侧壁形成第二氧化硅层；然后，在N型衬底和第二P型外延层的上方形成第三氧化硅层；在第三氧化硅层上分别形成通孔，在通孔中形成金属层，在第二氧化硅层上形成贯穿的接触孔，在接触孔和凹槽中沉积形成第一电极，在N型衬底的底部形成第二电极；最后，在第三氧化硅层和第一电极的上表面形成氧化硅钝化层。该技术方案通过采用埋层工艺实现了TVS的集成，降低了器件的寄生电容，提高了器件抗浪涌能力，减小了器件的面积，降低了生产成本，增加器件的有效结面积，提高器件性能，实现了高端IC的小尺寸封装，提高了器件的保护特性和可靠性，进而缓解了现有技术存在的抗浪涌能力低、器件面积大的技术问题。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种功率元件的保护器件的制作方法的流程图；图2为本专利技术实施例提供的功率元件的保护器件的制作方法中，步骤一的产品示意图；图3为本专利技术实施例提供的功率元件的保护器件的制作方法中，步骤二的产品示意图；图4为本专利技术实施例提供的功率元件的保护器件的制作方法中，步骤三的产品示意图；图5为本专利技术实施例提供的功率元件的保护器件的制作方法中，步骤四的产品示意图；图6为本专利技术实施例提供的功率元件的保护器件的制作方法中，步骤五的产品示意图；图7为本专利技术实施例提供的功率元件的保护器件的制作方法中，步骤六的产品示意图；图8为本专利技术实施例提供的功率元件的保护器件的制作方法中，步骤七的产品示意图；图9为本专利技术实施例提供的功率元件的保护器件的制作方法中，步骤八的产品示意图；图10为本专利技术实施例提供的一种功率元件的保护器件的等效电路图。图标：100-N型衬底；200-第一氧化硅层；210-氧化硅底层；300-第二氧化硅层；400-第三氧化硅层；510-第一P型外延层；520-第二P型外延层；530-N型外延层；600-金属层；700-第一电极；800-第二电极；900-氧化硅钝化层。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。目前，功率器件保护芯片是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等本文档来自技高网...

【技术保护点】
1.一种功率元件的保护器件的制作方法，其特征在于，包括以下步骤：步骤一：提供N型衬底，在所述N型衬底上通过干法刻蚀形成沟槽，在所述沟槽的侧壁形成第一氧化硅层；步骤二：刻蚀去除所述第一氧化硅层的底部；步骤三：在所述沟槽内由下到上依次形成第一P型外延层、N型外延层和第二P型外延层；步骤四：由N型衬底的背面进行氧注入，在所述第一P型外延层的下表面形成氧化硅底层；步骤五：在所述第一P型外延层、N型外延层和第二P型外延层由上到下刻蚀形成凹槽，所述凹槽的底部延伸至所述第一P型外延层内，在所述凹槽的侧壁形成第二氧化硅层；步骤六：在所述N型衬底和所述第二P型外延层的上方形成第三氧化硅层；步骤七：在所述第三氧化硅层上分别形成通孔，在所述通孔中形成金属层，在所述第二氧化硅层上形成贯穿的接触孔，在所述接触孔和凹槽中沉积形成第一电极，在所述N型衬底的底部形成第二电极；步骤八：在所述第三氧化硅层和第一电极的上表面形成氧化硅钝化层。

【技术特征摘要】
1.一种功率元件的保护器件的制作方法，其特征在于，包括以下步骤：步骤一：提供N型衬底，在所述N型衬底上通过干法刻蚀形成沟槽，在所述沟槽的侧壁形成第一氧化硅层；步骤二：刻蚀去除所述第一氧化硅层的底部；步骤三：在所述沟槽内由下到上依次形成第一P型外延层、N型外延层和第二P型外延层；步骤四：由N型衬底的背面进行氧注入，在所述第一P型外延层的下表面形成氧化硅底层；步骤五：在所述第一P型外延层、N型外延层和第二P型外延层由上到下刻蚀形成凹槽，所述凹槽的底部延伸至所述第一P型外延层内，在所述凹槽的侧壁形成第二氧化硅层；步骤六：在所述N型衬底和所述第二P型外延层的上方形成第三氧化硅层；步骤七：在所述第三氧化硅层上分别形成通孔，在所述通孔中形成金属层，在所述第二氧化硅层上形成贯穿的接触孔，在所述接触孔和凹槽中沉积形成第一电极，在所述N型衬底的底部形成第二电极；步骤八：在所述第三氧化硅层和第一电极的上表面形成氧化硅钝化层。2.根据权利要求1所述的制作方法，其特征在于，所述步骤三还包括：对所述N型衬底的表面进行机械研磨，去除所述N型衬底表面的外延层，保留所述沟槽内的外延层。3.根据权利要求1所述的制作方法，其特征在于，所述第一P型外延层、N型外延...

【专利技术属性】
技术研发人员：于洋，
申请(专利权)人：于洋，汇佳网天津科技有限公司，
类型：发明
国别省市：河北,13