多核处理器制造技术

本发明专利技术提供一种多核处理器。所述多核处理器包括：多个内核以及调试模块，所述调试模块包括与所述内核个数相同的调试电路、与所述内核个数相同的传输控制器以及一个总控电路，每个所述调试电路分别与一个内核和一个传输控制器连接，所有的传输控制器均与所述总控电路连接，其中，每个所述调试电路，用于各自产生调试事件信号，并响应各自产生的调试事件信号或者接收到的其他调试电路产生的调试事件信号；每个所述传输控制器，用于在各自所连接的调试电路和所述总控电路之间控制调试事件信号的传输；所述总控电路，用于在不同传输控制器之间转发调试事件信号。本发明专利技术能够实现快速配置控制调试事件信号的传输，同时降低调试模块的功耗。

Multi-core processor

The invention provides a multi-core processor. The multi-core processor includes a plurality of cores and a debugging module, the debugging module includes a debugging circuit with the same number of cores, a transmission controller with the same number of cores and a master control circuit, each debugging circuit is connected with a kernel and a transmission controller respectively, and all transmissions are made. The controllers are connected with the master control circuit, wherein each debug circuit is used to generate the debug event signal and respond to the debug event signal generated by each debug event signal or the debug event signal generated by the received other debug circuit, and each transmission controller is used for the debug circuit and the debug event signal connected to each other. The master control circuit controls the transmission of the debugging event signal between the master control circuits for forwarding the debugging event signal between different transmission controllers. The invention can realize the transmission of fast configuration control debugging event signal and reduce the power consumption of the debugging module.

【技术实现步骤摘要】
多核处理器
本专利技术涉及处理器
，尤其涉及一种多核处理器。
技术介绍
处理器调试可以分为侵入式(intrusive)调试和非侵入式(non-intrusive)调试。侵入式调试使数据处理器停止运行而获取处理器内部信息；非侵入式调试不影响数据处理器的正常运行，能够实时获取处理器内部信息。支持侵入式调试和非侵入式调试功能已经成为多核处理器调试模块的基本需求。如今主流的多核处理器调试方案是ARM提供的CORESIGHT调试架构。CORESIGHT提供了侵入式调试和非侵入式调试功能。一个CORESIGHT模块是由调试转换接口(DebugAccessPort)和调试组件(DebugComponent)组成，调试转换接口提供了一种外部JTAG接口访问内部调试组件的机制。调试组件包含调试寄存器组件，调试事件信号传输控制组件，其中调试寄存器组件用于配置调试条件，调试事件信号传输控制组件用于控制调试事件信号在多核之间的传输。调试事件信号传输控制组件由交叉传输接口(CrossTriggerInterface)和交叉传输矩阵(CrossTriggerMatrix)组成。通过配置交叉传输接口实现调试事件信号传输的控制。现有的多核处理器调试方案为了实现调试事件信号的同步传输，往往需要配置多个寄存器，在物理上增加了调试模块的功耗，同时影响了调试的效率。因此，有必要提供一种低功耗并且高效的调试事件信号传输解决方案，既能实现快速配置控制调试事件信号的传输，也能降低调试模块的功耗。
技术实现思路
本专利技术提供的多核处理器，能够实现快速配置控制调试事件信号的传输，同时降低调试模块的功耗。本专利技术提供一种多核处理器，包括：多个内核以及调试模块，所述内核用于完成指令的执行和数据处理，并输出指令执行信息；所述调试模块包括与所述内核个数相同的调试电路、与所述内核个数相同的传输控制器以及一个总控电路，每个所述调试电路分别与一个内核和一个传输控制器连接，所有的传输控制器均与所述总控电路连接，其中，每个所述调试电路，用于各自产生调试事件信号，每个所述调试电路产生的调试事件信号经各自所连接的传输控制器、所述总控电路、各自的目标调试电路所连接的传输控制器传输至各自的目标调试电路；还用于响应各自产生的调试事件信号或者接收到的其他调试电路产生的调试事件信号，控制各自所连接的内核进入或者退出调试模式，在所述内核进入调试模式后，对所述内核执行调试操作；每个所述传输控制器，用于在各自所连接的调试电路和所述总控电路之间控制调试事件信号的传输；所述总控电路，用于在不同传输控制器之间转发调试事件信号。可选地，所述调试电路包括事件产生模块、响应模块以及事件清零模块，其中，所述事件产生模块，用于产生调试事件信号，所述调试事件信号一方面直接进入所述事件产生模块所属调试电路的响应模块，另一方面以高电平信号的形式经所述事件产生模块所连接的传输控制器、所述总控电路、各目标调试电路的响应模块所连接的传输控制器传输至各所述目标调试电路的响应模块；所述响应模块，用于响应输入的高电平调试事件信号，以控制所连接的内核进入或者退出调试模式，在所述内核进入调试模式后，对所述内核执行调试操作；还用于在每次响应所述高电平调试事件信号之后，向发起所述高电平调试事件信号的事件产生模块所属调试电路的事件清零模块发送清零指示信号；所述事件清零模块，用于在接收到所述事件清零模块所属调试电路的响应模块以及所有目标调试电路的响应模块发出的清零指示信号后，向所连接的事件产生模块发送清零信号。可选地，所述调试电路包括事件产生模块、采样模块、响应模块以及事件清零模块，其中，所述事件产生模块，用于产生调试事件信号，所述调试事件信号一方面直接进入所述事件产生模块所属调试电路的采样模块，另一方面以脉冲信号的形式经所述事件产生模块所连接的传输控制器、所述总控电路、各目标调试电路的采样模块所连接的传输控制器传输至各所述目标调试电路的采样模块；所述采样模块，用于对输入的脉冲调试事件信号进行采样，输出高电平的采样电平；所述响应模块，用于接收所连接的采样模块输出的采样电平，响应所述采样电平对应的脉冲调试事件信号，以控制所连接的内核进入或者退出调试模式，在所述内核进入调试模式后，对所述内核执行调试操作；还用于在每次响应所述脉冲调试事件信号之后，向所连接的采样模块发送清零信号，并向发起所述脉冲调试事件信号的事件产生模块所属调试电路的事件清零模块发送清零指示信号；所述事件清零模块，用于在接收到所述事件清零模块所属调试电路的响应模块以及所有目标调试电路的响应模块发出的清零指示信号后，向所连接的事件产生模块发送清零信号。可选地，所述事件产生模块产生的调试事件信号包括进入调试模式事件信号和退出调试模式事件信号。可选地，所述事件产生模块被配置为直接产生所述进入调试模式事件信号，或者，被配置为当与所述事件产生模块所连接的内核满足设定的调试条件时，产生所述进入调试模式事件信号。可选地，所述事件产生模块被配置为当与所述事件产生模块所连接的内核满足设定的调试条件时，产生所述进入调试模式事件信号，所述事件产生模块包括：追踪调试控制寄存器、追踪调试计数寄存器及追踪调试监测模块，其中，所述追踪调试控制寄存器，用于使能所述追踪调试监测模块；所述追踪调试计数寄存器，用于配置所述内核进入调试模式所需执行指令的数量；所述追踪调试监测模块，用于监测所述内核执行指令的数量，当指令执行数量与所述追踪调试计数寄存器中配置的数量相等时，所述追踪调试监测模块产生所述进入调试模式事件信号。可选地，所述事件产生模块被配置为直接产生所述退出调试模式事件信号。可选地，所述传输控制器包括：传入控制电路和传出控制电路，其中，所述传入控制电路，用于禁止或者允许接收所述总控电路转发的其他调试电路产生的调试事件信号；所述传出控制电路，用于禁止或者允许向所述总控电路传输所述传输控制器所连接的调试电路产生的调试事件信号。可选地，所述总控电路包括：连接矩阵电路，通过设置所述连接矩阵电路，接收每个传输控制器传来的调试事件信号，并将接收到的调试事件信号发送给所有其他的传输控制器。本专利技术提供的多核处理器，包括多个内核以及调试模块，所述内核用于完成指令的执行和数据处理，并输出指令执行信息；所述调试模块包括与所述内核个数相同的调试电路、与所述内核个数相同的传输控制器以及一个总控电路，每个所述调试电路分别与一个内核和一个传输控制器连接，所有的传输控制器均与所述总控电路连接，通过调试电路产生调试事件信号，并通过传输控制器、总控电路在不同的调试电路之间传输调试事件信号，实现多内核的同步调试。与现有技术相比，本专利技术结构简单，调试电路、传输控制器、总控电路便于配置，能够实现快速配置控制调试事件信号的传输，同时降低调试模块的功耗。附图说明图1为本专利技术的多核处理器的一个实施例的整体结构图；图2为本专利技术的多核处理器的调试模块的一个实施例的结构示意图；图3为本专利技术的多核处理器的调试模块的另一个实施例的结构示意图；图4为本专利技术的多核处理器的调试模块的又一个实施例的结构示意图；图5为本专利技术的多核处理器的调试模块的再一个实施例的结构示意图；图6为本专利技术的事件产生模块的一个实施例的结构示意图；图7为本专利技术的传输控制器的一个实施例的本文档来自技高网...

【技术保护点】
1.一种多核处理器，其特征在于，包括：多个内核以及调试模块，所述内核用于完成指令的执行和数据处理，并输出指令执行信息；所述调试模块包括与所述内核个数相同的调试电路、与所述内核个数相同的传输控制器以及一个总控电路，每个所述调试电路分别与一个内核和一个传输控制器连接，所有的传输控制器均与所述总控电路连接，其中，每个所述调试电路，用于各自产生调试事件信号，每个所述调试电路产生的调试事件信号经各自所连接的传输控制器、所述总控电路、各自的目标调试电路所连接的传输控制器传输至各自的目标调试电路；还用于响应各自产生的调试事件信号或者接收到的其他调试电路产生的调试事件信号，控制各自所连接的内核进入或者退出调试模式，在所述内核进入调试模式后，对所述内核执行调试操作；每个所述传输控制器，用于在各自所连接的调试电路和所述总控电路之间控制调试事件信号的传输；所述总控电路，用于在不同传输控制器之间转发调试事件信号。

【技术特征摘要】
1.一种多核处理器，其特征在于，包括：多个内核以及调试模块，所述内核用于完成指令的执行和数据处理，并输出指令执行信息；所述调试模块包括与所述内核个数相同的调试电路、与所述内核个数相同的传输控制器以及一个总控电路，每个所述调试电路分别与一个内核和一个传输控制器连接，所有的传输控制器均与所述总控电路连接，其中，每个所述调试电路，用于各自产生调试事件信号，每个所述调试电路产生的调试事件信号经各自所连接的传输控制器、所述总控电路、各自的目标调试电路所连接的传输控制器传输至各自的目标调试电路；还用于响应各自产生的调试事件信号或者接收到的其他调试电路产生的调试事件信号，控制各自所连接的内核进入或者退出调试模式，在所述内核进入调试模式后，对所述内核执行调试操作；每个所述传输控制器，用于在各自所连接的调试电路和所述总控电路之间控制调试事件信号的传输；所述总控电路，用于在不同传输控制器之间转发调试事件信号。2.根据权利要求1所述的多核处理器，其特征在于，所述调试电路包括事件产生模块、响应模块以及事件清零模块，其中，所述事件产生模块，用于产生调试事件信号，所述调试事件信号一方面直接进入所述事件产生模块所属调试电路的响应模块，另一方面以高电平信号的形式经所述事件产生模块所连接的传输控制器、所述总控电路、各目标调试电路的响应模块所连接的传输控制器传输至各所述目标调试电路的响应模块；所述响应模块，用于响应输入的高电平调试事件信号，以控制所连接的内核进入或者退出调试模式，在所述内核进入调试模式后，对所述内核执行调试操作；还用于在每次响应所述高电平调试事件信号之后，向发起所述高电平调试事件信号的事件产生模块所属调试电路的事件清零模块发送清零指示信号；所述事件清零模块，用于在接收到所述事件清零模块所属调试电路的响应模块以及所有目标调试电路的响应模块发出的清零指示信号后，向所连接的事件产生模块发送清零信号。3.根据权利要求1所述的多核处理器，其特征在于，所述调试电路包括事件产生模块、采样模块、响应模块以及事件清零模块，其中，所述事件产生模块，用于产生调试事件信号，所述调试事件信号一方面直接进入所述事件产生模块所属调试电路的采样模块，另一方面以脉冲信号的形式经所述事件产生模块所连接的传输控制器、所述总控电路、各目标调试电路的采样模块所连接的传输控制器传输至各所述目标调试电路的采样模块；所述采样模块，用于对输入的...

【专利技术属性】
技术研发人员：朱涛涛，郭宇波，
申请(专利权)人：杭州中天微系统有限公司，
类型：发明
国别省市：浙江,33