多核SoC芯片的开发架构及多核SoC芯片的开发方法技术

本发明专利技术公开了一种多核SOC芯片的开发架构，包括：SoC芯片，包括主内核和N个从内核，N为正整数；宿主机，包括主运行模块和N个从运行模块，第i个从运行模块与第i个从内核对应且功能相同，所述主运行模块与所述主内核的功能相同，1≤i≤N且i为整数。本发明专利技术还公开了一种多核SoC芯片的开发方法。本发明专利技术通过在宿主机上设置与SoC芯片的主内核相对应的主运行模块、与从内核相对应的从运行模块，待调试的从应用程序在宿主机的从运行模块上运行并通过第二虚拟通信接口与SoC芯片上的主内核和从内核进行指令传送，以此模拟SoC芯片的内核与内核之间的通信，降低SoC芯片的开发难度，且调试过程可操作性强、便于开发，且有效缩短开发周期，降低研发成本。

Development framework of multi-core SoC chip and development method of multi-core SoC chip

The invention discloses a development architecture of a multi-core SOC chip, including: a SoC chip, including a main kernel and N slave kernels, N being positive integers; a host, including a main running module and N slave running modules, the first slave running module corresponds to the first slave kernel and has the same function, and the main running module and the main kernel function. The same is 1 or less than I N and I is integer. The invention also discloses a method for developing multi-core SoC chips. The invention sets up the main running module corresponding to the main kernel of the SoC chip on the host machine, the slave running module corresponding to the slave kernel, and the slave application program to be debugged runs on the slave running module of the host machine and transmits instructions to the main kernel and the slave kernel on the SoC chip through the second virtual communication interface, so as to Simulate the communication between the kernel and the kernel of SoC chip, reduce the difficulty of SoC chip development, and the debugging process is maneuverable, easy to develop, and effectively shorten the development cycle, reduce the cost of research and development.

【技术实现步骤摘要】
多核SoC芯片的开发架构及多核SoC芯片的开发方法
本专利技术芯片开发
，具体地，设计一种应用于多核SoC芯片的开发架构及开发方法。
技术介绍
系统级芯片SoC的多核处理器的软件开发，一般是使用通用的嵌入式设备软、硬件开发环境，没有成熟便捷的Windows或Linux通用开发环境与之兼容，致使开发、调试困难，软件开发周期长，研发成本大。现有技术中，系统级芯片SoC的多核处理器的软件开发通用的方法是在线调试，通过使用JTAG等连接调试端口，对位于不同核的程序逐一调试。内核在SoC芯片上调试，无法有效地跟踪数据的传送情况，也无法方便地对待测试的程序进行修改。且多核中的主核和其他从核的开发有相关性，一般采用迭代式累进开发。但是该方法调试困难，尤其在初期程序不完善时更加复杂。
技术实现思路
为解决上述现有技术存在的问题，本专利技术提供了一种利用具有成熟开发环境对SoC芯片进行调试开发的多核SOC芯片的开发架构及多核SoC芯片的开发方法。为了达到上述专利技术目的，本专利技术采用了如下的技术方案：根据本专利技术的一方面，提供了一种多核SoC芯片的开发架构，包括：SoC芯片，包括主内核和N个从内核，N为正整数；宿主机，包括主运行模块和N个从运行模块，第i个从运行模块与第i个从内核对应且功能相同，所述主运行模块与所述主内核对应且功能相同，1≤i≤N且i为整数；当对所述SoC芯片进行开发时，所述主运行模块对将加载到所述主内核的主应用程序进行运行调试，将调试完成后的主应用程序加载到所述主内核中，加载了调试完成后的主应用程序的所述主内核运行；第i个从运行模块对将加载到第i个从内核的从应用程序进行运行，所述第i个从运行模块运行过程中产生的激励指令传给加载了调试完成后的主应用程序的所述主内核，加载了调试完成后的主应用程序的所述主内核接收所述激励指令，并且加载了调试完成后的主应用程序的所述主内核将所述激励指令发送到目的从内核，加载了调试完成后的主应用程序的所述主内核和/或所述目的从内核根据所述激励指令生成响应指令，并且加载了调试完成后的主应用程序的所述主内核将所述响应指令回传给目的从运行模块，所述第i个从运行模块通过所述激励指令和所述响应指令的反复交互实现对所述第i个从内核的从应用程序的调试，所述第i个从内核的从应用程序调试完成后加载到相应的所述第i个从内核中。具体地，当对所述SoC芯片进行开发时，所述主运行模块以及配合于所述主运行模块的从运行模块同时运行，以使所述主运行模块完成对所述主应用程序的运行调试。具体地，当对所述SoC芯片进行开发时，加载了调试完成后的主应用程序的所述主内核进行运行，第i个从运行模块以及配合于第i个从运行模块的其他所述从运行模块和/或所述主运行模块同时运行，以使第i个从运行模块完成对将加载到第i个从内核的从应用程序的运行。具体地，当对所述SoC芯片进行开发时，加载了调试完成后的主应用程序的所述主内核进行运行，第i个从运行模块以及配合于第i个从运行模块的其他所述从运行模块和/或所述主运行模块和/或已加载了调试完成后的从应用程序的从内核同时运行，以使第i个从运行模块完成对将加载到第i个从内核的从应用程序的运行，所述其他从运行模块包括除与已加载了调试完成后的从应用程序的从内核对应的从运行模块之外的配合于第i个从运行模块的从运行模块。具体地，所述主内核和所述从内核均具有第一虚拟通信接口，所述主运行模块和所述从运行模块均具有第二虚拟通信接口；所述主内核通过其第一虚拟通信接口和所述主运行模块的第二虚拟通信接口与所述主运行模块进行指令的传送，或者所述主内核通过其第一虚拟通信接口和所述从运行模块的第二虚拟通信接口与所述从运行模块进行指令的传送；所述从内核通过其第一虚拟通信接口和所述主内核的第一虚拟通信接口与所述主内核进行指令的传送。根据本专利技术的另一方面，还提供了一种多核SoC芯片的开发方法，包括步骤：S101、宿主机的主运行模块对将加载到所述主内核的主应用程序进行运行调试；S102、将调试完成后的主应用程序加载到所述主内核中；S103、加载了调试完成后的主应用程序的所述主内核运行；S104、宿主机的N个从运行模块中的第i个从运行模块对将加载到SoC芯片的N个从内核中的第i个从内核的从应用程序进行运行，所述第i个从运行模块运行过程中产生激励指令传送给加载了调试完成后的主应用程序的所述主内核，加载了调试完成后的主应用程序的所述主内核接收所述激励指令，并且加载了调试完成后的主应用程序的所述主内核将所述激励指令发送到目的从内核，加载了调试完成后的主应用程序的所述主内核和/或所述目的从内核根据所述激励指令生成响应指令，并且加载了调试完成后的主应用程序的所述主内核将所述响应指令回传给目的从运行模块，所述第i个从运行模块通过所述激励指令和所述响应指令的反复交互对所述第i个从内核的从应用程序进行调试，其中1≤i≤N，i和N为正整数；S105、将调试完成后的第i个从应用程序加载到相应的所述第i个从内核中。具体地，所述步骤S101进一步包括：所述主运行模块以及配合于所述主运行模块的所述从运行模块同时运行，以使所述主运行模块完成对所述主应用程序的运行调试。具体地，所述步骤S104进一步包括：加载了调试完成后的主应用程序的所述主内核进行运行，第i个从运行模块以及配合于第i个从运行模块的其他所述从运行模块和/或所述主运行模块同时运行，以使第i个从运行模块完成对将加载到第i个从内核的从应用程序的运行。具体地，所述步骤S104进一步包括：加载了调试完成后的主应用程序的所述主内核进行运行，第i个从运行模块以及配合于第i个从运行模块的其他所述从运行模块和/或所述主运行模块和/或已加载了调试完成后的从应用程序的从内核同时运行，以使第i个从运行模块完成对将加载到第i个从内核的从应用程序的运行，所述其他从运行模块包括除与已加载了调试完成后的从应用程序的从内核对应的从运行模块之外的配合于第i个从运行模块的从运行模块。具体地，所述主内核和所述从内核均具有第一虚拟通信接口，所述主运行模块和所述从运行模块均具有第二虚拟通信接口；所述主内核通过其第一虚拟通信接口和所述主运行模块的第二虚拟通信接口与所述主运行模块进行指令的传送，或者所述主内核通过其第一虚拟通信接口和所述从运行模块的第二虚拟通信接口与所述从运行模块进行指令的传送；所述从内核通过其第一虚拟通信接口和所述主内核的第一虚拟通信接口与所述主内核进行指令的传送。本专利技术的有益效果：本专利技术通过在宿主机上设置与SoC芯片的主内核相对应的主运行模块、与从内核相对应的从运行模块，待调试的从应用程序在宿主机的从运行模块上运行并通过第二虚拟通信接口与SoC芯片上的主内核和从内核进行指令传送，以此模拟SoC芯片的内核与内核之间的通信，降低SoC芯片的开发难度，且调试过程可操作性强、便于开发，且有效缩短开发周期，降低研发成本。附图说明通过结合附图进行的以下描述，本专利技术的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：图1是根据本专利技术的实施例的多核SoC芯片的开发架构的结构示意图；图2是根据本专利技术的实施例的多核SoC芯片的开发方法的流程图。具体实施方式以下，将参照附图来详细描述本专利技术的实施例。然而，可以以许多不同的形式来实施本发本文档来自技高网...

【技术保护点】
1.一种多核SoC芯片的开发架构，其特征在于，包括：SoC芯片，包括主内核和N个从内核，N为正整数；宿主机，包括主运行模块和N个从运行模块，第i个从运行模块与第i个从内核对应且功能相同，所述主运行模块与所述主内核对应且功能相同，1≤i≤N且i为整数；当对所述SoC芯片进行开发时，所述主运行模块对将加载到所述主内核的主应用程序进行运行调试，将调试完成后的主应用程序加载到所述主内核中，加载了调试完成后的主应用程序的所述主内核运行；第i个从运行模块对将加载到第i个从内核的从应用程序进行运行，所述第i个从运行模块运行过程中产生的激励指令传给加载了调试完成后的主应用程序的所述主内核，加载了调试完成后的主应用程序的所述主内核接收所述激励指令，并且加载了调试完成后的主应用程序的所述主内核将所述激励指令发送到目的从内核，加载了调试完成后的主应用程序的所述主内核和/或所述目的从内核根据所述激励指令生成响应指令，并且加载了调试完成后的主应用程序的所述主内核将所述响应指令回传给目的从运行模块，所述第i个从运行模块通过所述激励指令和所述响应指令的反复交互实现对所述第i个从内核的从应用程序的调试，所述第i个从内核的从应用程序调试完成后加载到相应的所述第i个从内核中。...

【技术特征摘要】
1.一种多核SoC芯片的开发架构，其特征在于，包括：SoC芯片，包括主内核和N个从内核，N为正整数；宿主机，包括主运行模块和N个从运行模块，第i个从运行模块与第i个从内核对应且功能相同，所述主运行模块与所述主内核对应且功能相同，1≤i≤N且i为整数；当对所述SoC芯片进行开发时，所述主运行模块对将加载到所述主内核的主应用程序进行运行调试，将调试完成后的主应用程序加载到所述主内核中，加载了调试完成后的主应用程序的所述主内核运行；第i个从运行模块对将加载到第i个从内核的从应用程序进行运行，所述第i个从运行模块运行过程中产生的激励指令传给加载了调试完成后的主应用程序的所述主内核，加载了调试完成后的主应用程序的所述主内核接收所述激励指令，并且加载了调试完成后的主应用程序的所述主内核将所述激励指令发送到目的从内核，加载了调试完成后的主应用程序的所述主内核和/或所述目的从内核根据所述激励指令生成响应指令，并且加载了调试完成后的主应用程序的所述主内核将所述响应指令回传给目的从运行模块，所述第i个从运行模块通过所述激励指令和所述响应指令的反复交互实现对所述第i个从内核的从应用程序的调试，所述第i个从内核的从应用程序调试完成后加载到相应的所述第i个从内核中。2.根据权利要求1所述的多核SoC芯片的开发架构，其特征在于，当对所述SoC芯片进行开发时，所述主运行模块以及配合于所述主运行模块的从运行模块同时运行，以使所述主运行模块完成对所述主应用程序的运行调试。3.根据权利要求2所述的多核SoC芯片的开发架构，其特征在于，当对所述SoC芯片进行开发时，加载了调试完成后的主应用程序的所述主内核进行运行，第i个从运行模块以及配合于第i个从运行模块的其他所述从运行模块和/或所述主运行模块同时运行，以使第i个从运行模块完成对将加载到第i个从内核的从应用程序的运行。4.根据权利要求2所述的多核SoC芯片的开发架构，其特征在于，当对所述SoC芯片进行开发时，加载了调试完成后的主应用程序的所述主内核进行运行，第i个从运行模块以及配合于第i个从运行模块的其他所述从运行模块和/或所述主运行模块和/或已加载了调试完成后的从应用程序的从内核同时运行，以使第i个从运行模块完成对将加载到第i个从内核的从应用程序的运行，所述其他从运行模块包括除与已加载了调试完成后的从应用程序的从内核对应的从运行模块之外的配合于第i个从运行模块的从运行模块。5.根据权利要求1至4任一项所述的多核SoC芯片的开发架构，其特征在于，所述主内核和所述从内核均具有第一虚拟通信接口，所述主运行模块和所述从运行模块均具有第二虚拟通信接口；所述主内核通过其第一虚拟通信接口和所述主运行模块的第二虚拟通信接口与所述主运行模块进行指令的传送，或者所述主内核通过其第一虚拟通信接口和所述从运行模块的第二虚拟通信接口与所述从运行模块进行指令的传送；所述从内核通过其第一虚拟通信接口和所述主内...

【专利技术属性】
技术研发人员：赵树森，
申请(专利权)人：深圳怡化电脑股份有限公司，深圳市怡化时代科技有限公司，深圳市怡化金融智能研究院，
类型：发明
国别省市：广东,44