供电电路、电路板以及虚拟数字币挖矿机制造技术

一种供电电路，包括该供电电路的电路板以及包括该电路板的虚拟数字币挖矿机，所述供电电路包括N层待供电的运算芯片，所述N层待供电的运算芯片串联在供电端与地之间；每层具有1个以上的运算芯片；每个运算芯片的核心电压来自串联供电，I/O电压及PLL锁相环电压由辅助电源电路供给；至少一层运算芯片的辅助电源电路连接到其它层的运算芯片的核心电压的输入端。通过采用上述电路内部为辅助电源电路供电的方式，大大简化了电路结构，节约了走线空间，降低了整机制作成本。

Power supply circuit, circuit board and virtual digital coin mining machine

A power supply circuit includes a circuit board of the power supply circuit and a virtual digital coin digger including the circuit board. The power supply circuit comprises an N-layer operation chip to be supplied, the N-layer operation chip to be supplied is connected in series between the power supply terminal and the ground, each layer has more than one operation chip, and the core of each operation chip. Voltage comes from series power supply, I / O voltage and PLL PLL voltage are supplied by auxiliary power supply circuit; at least one layer of the auxiliary power supply circuit of the operation chip is connected to the input of the core voltage of the other layer of the operation chip. The circuit structure is greatly simplified, the wiring space is saved, and the manufacturing cost of the whole machine is reduced by adopting the power supply mode of the auxiliary power supply circuit inside the circuit.

【技术实现步骤摘要】
供电电路、电路板以及虚拟数字币挖矿机
本专利技术涉及电源供电
，具体涉及一种供电电路、电路板以及虚拟数字币挖矿机。
技术介绍
一种运算服务器，特别是虚拟数字货币挖矿机，其电路板/算力板通常都是由若干个运算芯片(比如ASIC，CPU或GPU)组成的运算阵列单元。芯片核心供电多采用串联供电模式，同时每颗芯片的I/O(输入/输出)模块、PLL(锁相环)模块等一些特殊功能模块电源通过辅助电源电路提供，辅助电源电路通常是降压电路，可以是普通的低压差线性稳压器(LowDropOutRegular，LDO)和/或DC/DC等电源产生电路和/或芯片。然而现有辅助电源电路的供电电路设计复杂，走线困难。另外，运算芯片进行满负荷运算，功耗可以达到10几瓦，产生大量热量。铝基板是一种高效散热的PCB板材。采用铝基板设计电路板，可以有效的帮助运算芯片散热。但是铝基板成本较高，通常经济的方式是设计成单层铝基板，不设计电气过孔，这增大了电路设计的难度。本专利技术的技术方案是基于解决上述电路设计复杂、走线困难、电路板成本高等问题而提出的。
技术实现思路
本专利技术的目的是提供一种供电电路，包括该供电电路的电路板以及包括该电路板的虚拟数字币挖矿机，以解决运算芯片的辅助电源电路的供电问题，使得电路设计简单、成本降低。为解决上述问题，本专利技术的第一方面提供了一种供电电路，包括N层待供电的运算芯片，所述N层待供电的运算芯片串联在供电端与地之间，其中，N≥2且N为整数；每层具有1个以上的运算芯片；每个运算芯片的核心电压来自串联供电，I/O电压及PLL锁相环电压由辅助电源电路供给；串联供电是指第1层运算芯片的核心电压的输入端连接所述供电端，第1层运算芯片的地连接到下一层运算芯片的核心电压的输入端，直到第N层运算芯片连接到地；至少一层运算芯片的辅助电源电路连接到其它层的运算芯片的核心电压的输入端。进一步地，所述辅助电源电路由降压电路构成，包括低压差线性稳压器LDO和/或DC/DC电源产生电路，所述辅助电源电路将电压降压后供给运算芯片的I/O电压及PLL锁相环电压,分别为1.8V及0.9V。进一步地，第n层运算芯片的辅助电源电路的供电由第n-i层运算芯片的核心电压的输入端提供；其中，1≤n≤N；i＜n，i和n都为整数。进一步地，其中i和n的取值分别为：i＜5，n≥5。进一步地，所述第1层到第i层运算芯片的辅助电源电路的供电由第1层运算芯片的核心电压的输入端即供电端经过升压电路后提供。进一步地，第1层到第i层运算芯片的辅助电源电路的供电由第1层运算芯片的核心电压的输入端即供电端经过升压电路后提供，第i+1层到第N层运算芯片的辅助电源电路的供电由第1层运算芯片的核心电压的输入端即供电端直接提供，其中，1＜i＜5。进一步地，所述每层运算芯片的辅助电源电路输入的走线交叉处贴有0欧姆贴片电阻。进一步地，所述运算芯片与其核心电压以及辅助电源电路封装为一体。本专利技术的另一方面提供了一种电路板，所述电路板的基板为铝基板，所述电路板上包括如上所述的供电电路。本专利技术的又一方面提供了一种虚拟数字币挖矿机，包括机箱、位于机箱内部的控制板以及与控制板连接的如上所述的电路板。综上所述，本专利技术提供了一种供电电路，包括该供电电路的电路板以及包括该电路板的虚拟数字币挖矿机，所述供电电路包括N层待供电的运算芯片，所述N层待供电的运算芯片串联在供电端与地之间；每个运算芯片由核心电压和辅助电源电路供电；至少一层运算芯片的辅助电源电路连接到其它层的运算芯片的核心电压的输入端。本专利技术的上述技术方案具有如下有益的技术效果：通过内部电压提供给运算芯片的辅助电源电路供电，简化了电路设计，降低了整机成本。附图说明图1是现有技术中电路板芯片的结构示意图；图2是根据本专利技术第一实施方式的辅助电源电路供电图；图3是根据本专利技术第二实施方式的辅助电源电路供电图。附图标记：1：电路板；2：辅助电源电路；3：芯片间隙；4：芯片；5：升压电路；11：电路板入风口；12：电路板出风口。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本专利技术进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。如图1所示，电路板1上包括有多层运算芯片4，每层具有多个运算芯片4，每个运算芯片4之间具有芯片间隙3。为使电路板更好的散热，其具有电路板入风口11和电路板出风口12。运算芯片4的核心电压供电采用串联供电模式，即第一层运算芯片核心电压的输入端为供电端，上一层运算芯片核心电压的地为下一层运算芯片核心电压的输入端，最后一层运算芯片核心电压连接到地。所述核心电压为芯片核心正常工作所需的电压。同时每颗芯片的I/O(输入/输出)模块、PLL(锁相环)模块等一些特殊功能模块电源采用辅助电源电路提供，辅助电源电路通常是降压电路，可以是普通的低压差线性稳压器(LowDropOutRegular，LDO)和/或DC/DC等电源产生电路和/或芯片。本例芯片I/O(输入/输出)模块、PLL(锁相环)模块电压即经过辅助电源电路提供的电压分别为1.8V、0.9V，由于芯片核心电压通常为0.6V，那么在串联供电中，每隔5层，运算芯片的核心电压相差3V，第N-4层的核心电压与第N层所需的辅助电源电路的压差超过1V以上，因此第N层辅助电源电路的输入电压可以由N-4层的核心电压的输入端提供，依次类推。经过辅助电源电路降压后输送到第N层运算芯片的I/O(输入/输出)模块、PLL(锁相环)模块等一些特殊功能模块的辅助电源电路的电压值降低到1.8V、0.9V。本专利技术的第一实施例提供了一种供电电路，如图2所示，假设电路板1的供电电路具有N层待供电的运算芯片4，所述N层待供电的运算芯片4串联在供电端VCC与地之间，其中，N≥2且N为整数；每层具有1个以上的运算芯片4；每个运算芯片4的核心电压来自串联供电(附图2中连接到运算芯片4上的连线为给核心电压供电的连接线)，I/O电压及PLL锁相环电压由辅助电源电路供给；串联供电是指第1层运算芯片的核心电压的输入端连接所述供电端，第1层运算芯片的地连接到下一层运算芯片的核心电压的输入端，直到第N层运算芯片连接到地；附图2中每层仅示意性地显示1个辅助电源电路，但实际上每个运算芯片都具有单独的辅助电源电路，每个运算芯片与其核心电压和辅助电源电路作为整体封装。第1层运算芯片4的核心电压的输入端连接所述供电端VCC，第1层运算芯片的核心电压的地连接到第2层运算芯片的核心电压的输入端，第2层运算芯片的核心电压的地连接到第3层运算芯片的核心电压的输入端，依次类推，直到第N层运算芯片的核心电压连接到地。至少一层运算芯片的辅助电源电路连接到其它层的运算芯片的核心电压的输入端。在本实施例中，第n层运算芯片的辅助电源电路的供电由第n-i层运算芯片的核心电压的输入端提供；其中，1≤n≤N；i＜n，i和n都为整数，且取值可以分别选择为：i＜5，n≥5。具体在附图2中，i的取值为4；所述第1层到第i层即第4层运算芯片的辅助电源电路的供电由第1层运算芯片的核心电压的输入端即供电端经过升压电路后提供，这是因为第1层运算芯片的本文档来自技高网...

【技术保护点】
1.一种供电电路，其特征在于，包括N层待供电的运算芯片，所述N层待供电的运算芯片串联在供电端与地之间，其中，N≥2且N为整数；每层具有1个以上的运算芯片；每个运算芯片的核心电压来自串联供电，I/O电压及PLL锁相环电压由辅助电源电路供给；串联供电是指第1层运算芯片的核心电压的输入端连接所述供电端，第1层运算芯片的地连接到下一层运算芯片的核心电压的输入端，直到第N层运算芯片连接到地；至少一层运算芯片的辅助电源电路输入连接到其它层的运算芯片的核心电压的输入端。

【技术特征摘要】
1.一种供电电路，其特征在于，包括N层待供电的运算芯片，所述N层待供电的运算芯片串联在供电端与地之间，其中，N≥2且N为整数；每层具有1个以上的运算芯片；每个运算芯片的核心电压来自串联供电，I/O电压及PLL锁相环电压由辅助电源电路供给；串联供电是指第1层运算芯片的核心电压的输入端连接所述供电端，第1层运算芯片的地连接到下一层运算芯片的核心电压的输入端，直到第N层运算芯片连接到地；至少一层运算芯片的辅助电源电路输入连接到其它层的运算芯片的核心电压的输入端。2.根据权利要求1所述的供电电路，其特征在于，所述辅助电源电路由降压电路构成，包括低压差线性稳压器LDO和/或DC/DC电源产生电路，所述辅助电源电路将电压降压后供给运算芯片的I/O电压及PLL锁相环电压,分别为1.8V及0.9V。3.根据权利要求1所述的供电电路，其特征在于，第n层运算芯片的辅助电源电路连接到第n-i层运算芯片的核心电压的输入端；其中，1≤n≤N；i＜n，i和n都为整数。4.根据权利要求3所述的供电电路，其特征在于，其中i和...

【专利技术属性】
技术研发人员：巫跃凤，杨作兴，高阳，郭海丰，刘子熹，罗应华，
申请(专利权)人：深圳比特微电子科技有限公司，
类型：发明
国别省市：广东,44